41、集成电路设计与教育技术创新：从定制DRC到MCML及AR应用

集成电路设计与教育技术创新：从定制DRC到MCML及AR应用

定制DRC在TSMC 0.18 µm工艺中的实现

设计规则描述

在集成电路设计中，物理设计规则检查（DRC）至关重要。使用Calibre工具描述设计规则时，PDK规则文件中规定了不同层走线的最小宽度、走线间距和多边形的延伸等。通过基本的布尔运算（如NAND、AND、NOR和OR）对包含几何图形（通常为矩形）的层进行操作，会因矩形的交集或并集创建伪层。大约有40 - 70种不同的设计规则，每个设计要应用于数百万个多边形，验证过程需以结构化方式反复进行。不过，这些规则未考虑布局的优化部分，验证设计规则需要用合适的语言描述设计约束。

算法实现

为不同的优化设计规则编写了算法，具体如下：
1. 金属规则 ：定义特定金属层的最小和最大尺寸。若布局中某层尺寸小于定义尺寸，则使该金属层生长至所需尺寸。规则代码片段如下：

M2.S.2.3 {@ GROW METAL IF SPACING IS IN RANGE FROM 0.46 to 1.15X = EXT M2 ≤0.46 < 1.15 ABUT < 90 SINGULAR REGIONGROW X RIGHT BY 1 LEFT BY 1}

2. 多晶硅规则 ：测量扩散区域外多晶硅的长度，并声明和检测布局中多晶硅的最大长度。规则代码片段如下：