2、分布式智能相机的平台与架构解析

分布式智能相机的平台与架构解析

在嵌入式视觉系统设计中，计算平台的选择至关重要。设计人员在为视觉节点选择计算平台时，可从两个维度进行考量，一是制造数字组件的结构（fabric），二是计算平台的架构，即同构或异构程度。异构多处理器因能以较低的能耗和成本提供高性能，在嵌入式计算平台中应用广泛。

1. 计算结构（Fabrics）

VLSI技术为系统设计师提供了多种计算结构，不同结构在性能、能耗和成本方面各有优劣，且这些结构并非完全相互排斥。以下为智能相机的几种常见计算结构：
- 现场可编程门阵列（FPGAs） ：现代FPGAs不仅具备大量逻辑单元，还拥有片上内存和专门的DSP结构。例如，Xilinx 7系列，Artix - 7家族有13 M - bit的32K - bit双端口RAM，Virtex - 7家族则有68 M - bit；DSP切片方面，Artix - 7家族有740个DSP单元，Virtex - 7家族有3600个。Altera Stratix V家族包含嵌入式内存块和可变精度的DSP块。许多FPGAs还具备高性能网络的专用组件。
- Gudis等人提出了基于FPGA的计算机视觉异构多处理器框架，FPGA内的加速器通过交叉开关连接，内存控制器经视频DMA控制器将加速器与大容量内存相连，大容量内存与ARM主处理器共享，ARM处理器运行提供视频服务API的视觉服务框架。
- Farabet等人开发了NeuFlow架构，采用数据流风格的加速器，通过二维网格连接，智能DMA单元将网格与大容量DRAM相连，且提供多个可独立操作的端口。
- 图形处理单元（GPUs） ：广泛用于桌面、笔记本