How to use AXI VIP

最新推荐文章于 2025-05-12 14:30:00 发布
原创 最新推荐文章于 2025-05-12 14:30:00 发布 · 5.2k 阅读 · 16 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#input #output #interface #instantiation #stream #function

 

Step1. Create a slave AXI VIP interface

 

interface axi_if ();

 

//-----------------------------------------------------------------------

// AXI Interface setup and hold parameters

//-----------------------------------------------------------------------

  parameter setup_time      = 1;

  parameter hold_time       = 1;

 

  bit  aclk ;

  bit  aresetn ;

 

//-----------------------------------------------------------------------

// AXI Interface Write Address Channel Signals

//-----------------------------------------------------------------------

  wire awvalid ;

  wire [`DW_VIP_AXI_ADDR_PORT_WIDTH-1:0] awaddr ;

  wire [`DW_VIP_AXI_ALEN_PORT_WIDTH-1:0] awlen ;

  wire [`DW_VIP_AXI_ASIZE_PORT_WIDTH-1:0] awsize ;

  wire [`DW_VIP_AXI_ABURST_PORT_WIDTH-1:0] awburst ;

  wire [`DW_VIP_AXI_ALOCK_PORT_WIDTH-1:0] awlock ;

  wire [`DW_VIP_AXI_ACACHE_PORT_WIDTH-1:0] awcache ;

  wire [`DW_VIP_AXI_APROT_PORT_WIDTH-1:0] awprot ;

  wire [`DW_VIP_AXI_AID_PORT_WIDTH-1:0] awid ;

  wire [`DW_VIP_AXI_AWSIDEBAND_PORT_WIDTH-1:0] awsideband  ;

  wire awready ;

clocking slave_clocking_block @(posedge aclk);

default input #setup_time output #hold_time ;

 

  input  aresetn ;

 

  input  awvalid ;

  input  awaddr ;

  input  awlen ;

  input  awsize ;

  input  awburst ;

  input  awlock ;

  input  awcache ;

  input  awprot ;

  input  awid ;

  output awready ;

  input  awsideband  ;

endclocking : slave_clocking_block

 

//------------------------------------------------------------------------

/** Modport used to connect the VIP AXI Slave to AXI interface signals. */

modport axi_slave_modport(import clk_block.*, import slave_clocking_block.*);

 

endinterface: axi_if

 

Step2. Create Slave AXI VIP Configuration (axiCfg)

 

class axiCfg extends vmm_data;

  dw_vip_axi_system_model_configuration vip_axi_sys_cfg;

  dw_vip_axi_port_model_configuration   vip_axi_slave_cfg;

 

  function new();

 

    super.new(this.log);

     /* Create system configuration object */

    vip_axi_sys_cfg = new (, 1, 1, VMT_BOOLEAN_FALSE);

    /* Do system level configuration */

    vip_axi_sys_cfg.m_enAddrWidth = dw_vip_axi_configuration :: ADDR_BUS_WIDTH_32;

    vip_axi_sys_cfg.m_enDataWidth = dw_vip_axi_configuration :: DATA_BUS_WIDTH_64;

    /* Configure this member to maximum ID width within all masters in the system */

    vip_axi_sys_cfg.m_nMstrIdWidth = 4;

 

    /* Create port model configuration object for VIP slave. */

vip_axi_slave_cfg = vip_axi_sys_cfg.createPortMdlCfg (`DW_VIP_AXI_SLAVE_PORT_CFG, 0);

 

  /* Do port level configuration */

    vip_axi_slave_cfg.m_oPortCfg.m_nNumOutstandingXact = 1;

    vip_axi_slave_cfg.m_oPortCfg.m_nIdWidth = 4;

    vip_axi_slave_cfg.m_oPortCfg.m_enMemoryDefaultPattern=

                                        dw_vip_axi_configuration::PATTERN_INCR;

 

  endfunction : new

 

  …

endclass : axiCfg

 

 

 

Step3. Create a slave response transactor (refer to the attachment)

 

 

class axiSlaveXactor extends vmm_xactor;

 

 

  /* A local reference to the VIP slave's input and output VMM channel. */

  dw_vip_axi_slave_resp_transaction_channel o_output_chan;

  dw_vip_axi_slave_resp_transaction_channel o_input_chan;

 

  axiCfg                                  tb_cfg;// slave AXI VIP Configuration handle

  AxiSlave                               oSlave;// slave AXI VIP Model handle, used for FIFO/RAM access

 

  dw_vip_axi_slave_rvm    vip_axi_slave;// slave AXI VIP Xactor

  dw_vip_axi_slave_resp_transaction          resp_trans;// AXI response transaction

 

  //for SB

  axiMasterTrans                act_trans;

  axiMasterTrans_channel act_chan;

  axiMasterTrans                cpy_trans;

 

  extern function new(axiCfg           tb_cfg,

                                dw_vip_axi_slave_rvm    vip_axi_slave,

                                axiMasterTrans_channel act_chan =null,

               dw_vip_axi_slave_resp_transaction_channel o_output_chan,

               dw_vip_axi_slave_resp_transaction_channel o_input_chan);

 

  extern virtual task process_axi_resp_trans();

  extern virtual task recv_read();

  extern virtual task recv_write();

 

endclass

 

Step4. Register the slave response transactor and slave AXI VIP into vmm_env

 

class axiEnv extends vmm_env;

 

  virtual axi_if.axi_slave_modport  slave_mp;

  dw_vip_axi_slave_rvm                     vip_axi_slave;

  axiSlaveXactor                                   slave_xactor;

  axiSB                                                    axi_sb;

  axiCfg                        tb_cfg;

 

 

  dw_vip_axi_slave_resp_transaction_channel slave_input_chan;

  dw_vip_axi_slave_resp_transaction_channel slave_output_chan;

 

  virtual function void gen_cfg() ;

super.gen_cfg();

   this.tb_cfg                  = new;

    tb_cfg.vip_axi_slave_cfg.m_oPortCfg.m_enExclAccSupp = VMT_BOOLEAN_TRUE;

  endfunction : gen_cfg

 

  virtual function void build() ;

super.build();

   /* Create the VIP Slave input and output channels. */

    slave_input_chan  = new ("slave_response_channel","",2,0);

    slave_output_chan = new ("slave_response_channel","",2,0);

 

    vip_axi_slave   = new ("AXI SLAVE VIP",

                            slave_mp,

                            tb_cfg.vip_axi_slave_cfg,  

                            slave_input_chan,

                            slave_output_chan

                            );

 

    slave_xactor = new(tb_cfg,

                                            vip_axi_slave, ,  

                                            slave_output_chan,

                                            slave_input_chan

                    );

 

    axi_sb=new(tb_cfg,master_xactor.exp_chan,slave_xactor.act_chan);

 

  endfunction : build

 

 

virtual task start() ;

   super.start();

 

    vip_axi_slave.start_xactor();

    slave_xactor.start_xactor();

    axi_sb.start_xactor();

      

  endtask : start

endclass : axiEnv

 

Step5. Connect the slave AXI VIP interface to DUT  in the TB Top

module test_top;

// ----------------------------------------------------------------------

// Interface for AXI SLAVE side port, identified as axi_slave_if

// ----------------------------------------------------------------------

axi_if axi_slave_if();

 

// ----------------------------------------------------------------------

// VMM Testbench Program Instantiation:

// ----------------------------------------------------------------------

basic_system_test tb();

 

// ----------------------------------------------------------------------

// DUT Instantiation: Example DUT is just pass-through connection.

// ----------------------------------------------------------------------

axi_basic_interconnect_sv_wrapper hdl_interconnect(axi_master_if, axi_slave_if);

 

endmodule

=======================================================================================

/*
 COPYRIGHT (C) 2005, 2006, 2007, 2008, 2009, 2010 SYNOPSYS INC.
 This software and the associated documentation are confidential and
 proprietary to Synopsys, Inc. Your use or disclosure of this software
 is subject to the terms and conditions of a written license agreement
 between you, or your company, and Synopsys, Inc. In the event of
 publications, the following notice is applicable:

 ALL RIGHTS RESERVED

 The entire notice above must be reproduced on all authorized copies.

*/


/*
 Abstract:
     This file defines the class that the testbench uses to provide response
     information to the AXI Slave VIP. This class receives a response object of
     type dw_vip_axi_slave_resp_transaction from the output channel of the AXI
     slave VIP. This class then modifies the delay values in the received
     response object. The response object is then put back into AXI Slave VIP's
     input channel. The AXI Slave VIP uses the information in this response
     object to provide response to the received transaction.
*/
class axiSlaveXactor extends vmm_xactor;


  /* A local reference to the VIP slave's input and output VMM channel. */
  dw_vip_axi_slave_resp_transaction_channel o_output_chan;
  dw_vip_axi_slave_resp_transaction_channel o_input_chan;

  logic[1023:0]  rdata;
  axiCfg  tb_cfg;
  AxiSlave   oSlave;
  dw_vip_axi_slave_rvm      vip_axi_slave;
  dw_vip_axi_slave_resp_transaction  resp_trans;

  //for SB
  axiMasterTrans  act_trans;
  axiMasterTrans_channel act_chan;
  axiMasterTrans  cpy_trans;

 

 


  static int  num_of_trans;
  static int   DONE;

 

  extern function new(axiCfg tb_cfg,
    dw_vip_axi_slave_rvm    vip_axi_slave,
    axiMasterTrans_channel act_chan =null,
                dw_vip_axi_slave_resp_transaction_channel o_output_chan,
                dw_vip_axi_slave_resp_transaction_channel o_input_chan);

  extern virtual protected task main();
  extern virtual task process_axi_resp_trans();
  extern virtual task recv_read();
  extern virtual task recv_write();


endclass

 

//****************************************************************
// function new()
//****************************************************************

function axiSlaveXactor::new(axiCfg tb_cfg,
    dw_vip_axi_slave_rvm    vip_axi_slave,
  axiMasterTrans_channel act_chan =null,
                dw_vip_axi_slave_resp_transaction_channel o_output_chan,
                dw_vip_axi_slave_resp_transaction_channel o_input_chan);
    super.new("axiSlaveXactor", "class");

   
    if (act_chan == null)
      act_chan = new("axiSlaveXactor act_chan", "class");


    this.act_chan = act_chan ;
    this.o_output_chan = o_output_chan ;
    this.o_input_chan  = o_input_chan  ;
    this.vip_axi_slave=vip_axi_slave;
    this.tb_cfg=tb_cfg;

    act_trans=new();

    this.DONE = this.notify.configure(-1, vmm_notify::ON_OFF);
        
  endfunction : new

 

//****************************************************************
// main
//****************************************************************
  task axiSlaveXactor::main();
    super.main();
 
    oSlave = vip_axi_slave.getModel();

      //Slave VIP response
      while(1) begin 
    wait_if_stopped_or_empty(o_output_chan); 
       o_output_chan.peek(resp_trans);
 process_axi_resp_trans();
       o_output_chan.get(resp_trans);
        num_of_trans ++;
        if(num_of_trans==tb_cfg.run_for_n_trans)
      this.notify.indicate(this.DONE);

      end
 

 

  endtask

//****************************************************************
// process_axi_resp_trans();
//****************************************************************
task axiSlaveXactor::process_axi_resp_trans();

  case(resp_trans.m_enXactDir)
    dw_vip_axi_transaction::DIR_READ: recv_read();
    dw_vip_axi_transaction::DIR_WRITE: recv_write();
  endcase

endtask

//****************************************************************
// recv_write();
//****************************************************************
task axiSlaveXactor::recv_write();

    $display("###########################################################################");
    $display($time,,"SLAVE receives a WRITE transaction");
    $display("###########################################################################");
    resp_trans.display("SLAVE RECV ::/t");
    $display("/n");

    if (resp_trans.m_enXactBurst==dw_vip_axi_master_transaction::BURST_FIXED)
       oSlave.enable_fifo_all(`VMT_DEFAULT_STREAM_ID,16);


    /* Put the response object into the VIP slave input channel. */
    resp_trans.m_nAvalidAreadyDelay = 3;
    o_input_chan.put(resp_trans);
    $display("###########################################################################");
    $display($time,,"SLAVE responses a WRITE transaction");
    $display("###########################################################################");
    resp_trans.display("SLAVE RESP ::/t");
    $display("/n");


    //get the write data from VIP
    vip_axi_slave.notify.wait_for(vip_axi_slave.AXI_MSGID_END_OF_WR_XACT_NOTIFY_ID);

    //BURST_FIXED
    if (resp_trans.m_enXactBurst == dw_vip_axi_master_transaction::BURST_FIXED) begin
            for(int i=0; i<= resp_trans.m_enXactLength;i++) begin
         oSlave.pop_fifo(`VMT_DEFAULT_STREAM_ID,resp_trans.m_bvAddr,rdata);
       resp_trans.m_bvvData[i]=rdata;
              $display("SLAVE FIFO::addr=%0h read_data=%0h",resp_trans.m_bvAddr,rdata);
            end
     oSlave.disable_fifo_all(`VMT_DEFAULT_STREAM_ID);

    end

    //BURST_INCR
    if (resp_trans.m_enXactBurst == dw_vip_axi_master_transaction::BURST_INCR) begin
            for(int i=0; i<= resp_trans.m_enXactLength;i++) begin
              oSlave.get_mem(`VMT_DEFAULT_STREAM_ID,resp_trans.m_bvAddr+i*4,32,rdata);
       resp_trans.m_bvvData[i]=rdata;
            end
    end

    //BURST_INCR
    //put the act_trans into SB channel
    begin
      act_trans.m_enXactDir=resp_trans.m_enXactDir;
      act_trans.m_enXactLength=resp_trans.m_enXactLength;
      act_trans.m_enXferSize=resp_trans.m_enXferSize;
      act_trans.m_enXactBurst=resp_trans.m_enXactBurst;
      act_trans.m_enXactLock=resp_trans.m_enXactLock;
      act_trans.m_enXactCache=resp_trans.m_enXactCache;
      act_trans.m_enXactProt=resp_trans.m_enXactProt;
      act_trans.m_bvAddr=resp_trans.m_bvAddr;

      for(int i=0; i<= resp_trans.m_enXactLength;i++)
         act_trans.m_bvvData[i]=resp_trans.m_bvvData[i];

      act_trans.data_id=num_of_trans;

      $cast(cpy_trans,act_trans.copy());
      act_chan.put(cpy_trans);
    end

 


endtask


//****************************************************************
// recv_read();
//****************************************************************
task axiSlaveXactor::recv_read();

    $display("###########################################################################");
    $display($time,,"SLAVE receives a READ transaction");
    $display("###########################################################################");
    resp_trans.display("SLAVE RECV ::/t");
    $display("/n");

    resp_trans.m_nAvalidAreadyDelay = 3;

    rdata= $random();

    //BURST_FIXED
    if (resp_trans.m_enXactBurst==dw_vip_axi_master_transaction::BURST_FIXED) begin
      oSlave.enable_fifo_address(`VMT_DEFAULT_STREAM_ID,resp_trans.m_bvAddr,resp_trans.m_enXactLength+1);
      for(int i=0;i<=resp_trans.m_enXactLength;i++) begin
        oSlave.set_fifo(`VMT_DEFAULT_STREAM_ID,resp_trans.m_bvAddr,rdata,i);
        act_trans.m_bvvData[i]=rdata;
 rdata++;
      end
      o_input_chan.put(resp_trans);
    end
    //BURST_INCR
    if (resp_trans.m_enXactBurst==dw_vip_axi_master_transaction::BURST_INCR) begin
      for(int i=0;i<=resp_trans.m_enXactLength;i++) begin
 oSlave.set_mem(`VMT_DEFAULT_STREAM_ID,resp_trans.m_bvAddr+(i*4), 32, rdata);
 act_trans.m_bvvData[i]=rdata;
        rdata++;
      end
      o_input_chan.put(resp_trans);
    end
    $display("###########################################################################");
    $display($time,,"SLAVE responses a READ transaction");
    $display("###########################################################################");
    resp_trans.display("SLAVE RESP ::/t");
    $display("/n");
    act_trans.m_enXactDir=resp_trans.m_enXactDir;
    act_trans.m_enXactLength=resp_trans.m_enXactLength;
    act_trans.m_enXferSize=resp_trans.m_enXferSize;
    act_trans.m_enXactBurst=resp_trans.m_enXactBurst;
    act_trans.m_enXactLock=resp_trans.m_enXactLock;
    act_trans.m_enXactCache=resp_trans.m_enXactCache;
    act_trans.m_enXactProt=resp_trans.m_enXactProt;
    act_trans.m_bvAddr=resp_trans.m_bvAddr;
 
    act_trans.data_id=num_of_trans;
    $cast(cpy_trans,act_trans.copy());
    act_chan.put(cpy_trans);
 
    //delete FIFO
    if (resp_trans.m_enXactBurst==dw_vip_axi_master_transaction::BURST_FIXED) begin
 vip_axi_slave.notify.wait_for(vip_axi_slave.AXI_MSGID_END_OF_RD_XACT_NOTIFY_ID);
        $display("READ end");
       oSlave.disable_fifo_address(`VMT_DEFAULT_STREAM_ID,resp_trans.m_bvAddr);
    end


endtask

 

 

 

 

 

 

 

 

naclkcl9
关注
【AMBA总线三部曲】AXI协议理解
TommiWei的博客
08-04 3335
这篇文章让你必须了解AXI，通俗易懂，一看就懂！
基于FPGA的AXI协议讲解(2)
zhangningning1996的博客
06-20 5048
基于FPGA的AXI_Full协议讲解参考文献项目简述AXI_Full读协议VIVADO建立AXI4_Full IPAXI_Full读项目AXI_Full读协议代码PS端代码下板测试代码 参考文献 [1]、V3学院 项目简述 前一篇文章我们已经进行讲解了AXI_Lite协议，该协议的突发长度是1，在工程中主要起的作用是配置寄存器。 在FPGA中最常见的就是大数据的传输，一般我们使用AXI_Full协议来进行数据的传输。这篇文章我们主要讲解使用AXI_Full协议来进行ZYNQ端的DDR3的读写，当然如果不是
Zynq学习笔记--AXI 总线仿真（AXI VIP）
hi94的博客
04-14 3196
通过学习和掌握AXI VIP的使用方法，在仿真环境中模拟AXI总线的行为，验证设计的正确性和性能。该学习笔记中的AXI总线仿真（VIP）部分涵盖了如何在Zynq平台上使用AXI VIP进行仿真测试，以确保设计符合AXI总线协议的要求。
AXI VIP简介
qq_40180061的博客
08-29 797
AXI Pass-through VIP(无存储器模型)AXI Pass-through VIP（有存储器模型）生成AXI从（Slave）接口读取有效载荷和写入响应。生成AXI主（Master）接口命令和写入有效载荷。AXI Slave VIP （无存储器模型）AXI Slave VIP（有存储器模型）检查AXI传输事务是否符合协议标准。2、支持5种不同配置。
[AXIS] AXI4-Stream Verification
最新发布
S&Z3463的博客
05-12 1382
AXI4-Stream Verification IP是一款功能强大且易用的验证工具，专为 AXI4-Stream 接口的仿真和验证设计。其支持主、从和透传三种模式，提供激励生成、协议检查和事务监控功能，显著简化了自定义 RTL 设计的验证流程。该 IP 核以 SystemVerilog 实现，兼容主流仿真器和验证方法学，广泛应用于视频处理、信号处理、网络数据包处理和 SoC 验证等领域。
Xilinx LogiCORE AXI Verification IP (VIP)
jerwey的博客
01-12 1945
简介 Xilinx LogiCORE AXI Verification IP (VIP)core是为了支持客户设计的基于AXI的IP的仿真而开发的。 AXI VIP是未加密的SystemVerilog源代码，由SystemVerilog类库和可综合的RTL组成。PG267 工作模式 (VIP)核心的使用方式如下: 生成 master AXI命令并写入负载 生成 slave AXI读负载和写响应 检查AXI事务的协议遵从性 AXI VIP有三种配置模式: AXI master VIP AXI slave
AXI 基础第4 讲——使用 AXI VIP 作为 AXI4 主 (Master) 接口的协议检查工具
塔克拉玛与大兴安岭的博客
04-17 3077
该技术文章来源于Xilinx中文论坛 “Xilinx 产品设计与功能调试技巧 “ 板块，更多内容请访问 https://forums.xilinx.com/cn 此次转载已获授权，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途 在 AXI 基础第 2 讲 一文中，曾提到赛灵思 Verification IP (A...
AXI 基础第 2 讲——使用 AXI Verification IP (AXI VIP) 对 AXI 接口进行仿真
塔克拉玛与大兴安岭的博客
04-10 6201
该技术文章来源于Xilinx中文论坛 “Xilinx 产品设计与功能调试技巧 “ 板块，更多内容请访问 https://forums.xilinx.com/cn 此次转载已获授权，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途 赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AX...
一种Axi stream数据流可自动切换的IP模块
weixin_46897017的博客
07-26 526
在设计verilogHDL 程序架构时，为了提高fpga资源利用率，有些模块要被其它不同模块分时利用，经常采用Axi stream 数据总线作为这些模块的接口，模块输入接口对应两个模块的stream数据流输入，输出接口也同样对应两个模块，就要设计两种IＰ模块，一种２选一模块，另一种是１分２模块。
ug1037-vivado-axi-reference-guide
04-25
ug1037-vivado-axi-reference-guide Xilinx adopted the Advanced eXtensible Interface (AXI) protocol for Intellectual Property ...• Provide guidance on how to migrate your existing design to AXI
AXI DMA S2MM
03-19
AXI DMA (Direct Memory Access) is a high-performance module used to transfer data between memory and peripherals in an FPGA-based system, particularly within the Xilinx Zynq architecture. The Stream-...
synopsis axi vip user guide
08-07
synopsis axi vip user guide
AXI 基础第 4 讲 - 使用 AXI VIP 作为 AXI4 主接口的协议检查工具
weixin_45825101的博客
07-24 1765
注：本文转自赛灵思中文社区论坛，源文链接在此。本文原作者为XILINX工程师。 以下为个人译文，仅供参考，如有疏漏之处，还请不吝赐教。 在此 AXI 基础系列的第 4 篇博文中，我们将为大家展示一个赛灵思 AXI Verification IP (AXI VIP) 的 AXI 协议检查工具功能使用方式的示例。 引言 在 AXI 基础第 2 讲一文中，我曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本文中，我们将来了解下如何使用它在 AXI4 (F
AXI VIP集成 简单易懂
qq_15161129的博客
03-18 2010
将Synopsys AXI VIP集成到自己原有的验证环境。
开发者分享 | AXI 基础第1讲-使用 AXI Verification IP (AXI VIP) 对 AXI 接口进行仿真
OpenFPGA的博客
07-08 2141
点击“蓝字”关注我们赛灵思 AXI Verification IP (AXI VIP) 是支持用户对 AXI4 和 AXI4-Lite 进行仿真的 IP。它还可作为 AXI Protocol Checker 来使用。此 IP 只是仿真 IP，将不进行综合（它将在 Pass-through 配置中被连线所替代）。AXI VIP IP 核用途如下：生成 Master AXI ...
开发者分享 | AXI 基础第 3 讲-使用 AXI VIP 作为 AXI4 主 (Master) 接口的协议检查工具...
OpenFPGA的博客
07-08 1716
点击“蓝字”关注我们在AXI 基础第 2 讲一文中，曾提到赛灵思 Verification IP (AXI VIP) 可用作为 AXI 协议检查工具。在本次第4讲中，我们将来了解下如何使用它在 AXI4 (Full) 主接口中执行验证（和查找错误）。1. 下载设计文件（请输入以下网址进行下载https://forums.xilinx.com/xlnx/attachm...
AXI 基础第 3讲——使用AXI VIP 对 AXI4-Lite 主 (Master) 接口进行仿真
塔克拉玛与大兴安岭的博客
04-10 1685
该技术文章来源于Xilinx中文论坛 “Xilinx 产品设计与功能调试技巧 “ 板块，更多内容请访问 https://forums.xilinx.com/cn 此次转载已获授权，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途 在这篇新博文中，我们来聊一聊如何将 AXI VIP 添加到 Vivado 工程中，并对...
Xilinx AXI VIP使用教程
zhanghaijun2013的博客
07-26 2459
AXI接口虽然经常使用，很多同学可能并不清楚Vivado里面也集成了AXI的Verification IP，可以当做AXI的master、pass through和slave，本次内容我们看下AXI VIP当作master时如何使用。仿真代码放到文章末尾，代码中中导入的axi_demo_axi_vip_0_0_pkg，就是下面axi vip的component_name再加上后缀。可以看到，我们一开始向地址0xc0001000写入0x12345678，又发起一次读操作，可以将该数据读出。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值