从计数器到可控线性序列机——LED灯实验六部曲

这篇文章详细介绍了如何使用Verilog语言设计一个模块,使LED灯按照亮0.25秒后灭0.75秒的周期循环。代码中包含计数器和状态机的设计,并附有仿真模块进行验证。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

设计定义:1.让LED灯按照亮0.25s,灭0.75的状态循环亮灭

一、代码实现 

`timescale 1ns / 1ns

module led_step1(
    input   clk  ,
    input   rstn ,
    output  led  
    );

    reg[23:0]    cnt   ;
    reg[1:0]     count ;
    reg          r_led ;
    assign led = r_led ;

always @(posedge clk or negedge rstn) begin
    if(!rstn)
        cnt <= 0;
    else if(cnt == 12_500_000  - 1)
        cnt <= 0;
    else
        cnt <= cnt + 1'd1;
end

always @(posedge clk or negedge rstn) begin
    if(!rstn)
        count <= 0;
    else if(cnt == 12_500_000  - 1)
        count <= count + 1'd1;
end

always @(*) begin
    case(count)
    2'b00: r_led <= 1;
    2'b01: r_led <= 0;
    2'b10: r_led <= 0;
    2'b11: r_led <= 0;
    default: r_led <= 0;
    endcase
end

endmodule

 

二、仿真 

`timescale 1ns / 1ns

module led_step1_tb();

    reg    clk  ;
    reg    rstn ;
    wire   led  ;

led_step1 inst0(
    .clk  (clk ) ,
    .rstn (rstn) ,
    .led  (led ) 
    );

initial  clk = 1;
always #10 clk = ~clk;

initial begin
    rstn = 0;
    #201;
    rstn = 1;
    #1000_000_000;
    $stop;
end
endmodule

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值