Verilog学习——二选一数据选择器

最新推荐文章于 2025-07-20 21:38:50 发布
原创 最新推荐文章于 2025-07-20 21:38:50 发布 · 4.6k 阅读 · 44 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

本文详细介绍了使用Verilog语言实现的多路复用器(muxtwo)模块的代码和功能，以及对其进行了简单的仿真，展示了输入信号变化时输出的波形图。

一、Verilog代码实现

module muxtwo(

    input   a   ,

    input   b   ,

    input   sel ,

    output  out

    )   

  assign out = (sel == 1) ? a : b ;

endmodule

 

二、仿真

`timescale 1ns / 1ns

module muxtwo_tb();

    reg   a   ;

    reg   b   ;

    reg   sel ;

    wire  out ;

muxtwo muxtwo_inst0(

    .a  (a  ) ,

    .b  (b  ) ,

    .sel(sel) ,

    .out(out)

    );

initial begin

  a = 0 ;b = 0 ;sel = 0;

  #200;

  a = 0 ;b = 0 ;sel = 1;

  #200;

  a = 0 ;b = 1 ;sel = 0;

  #200;

  a = 0 ;b = 1 ;sel = 1;

  #200;

  a = 1 ;b = 0 ;sel = 0;

  #200;

  a = 1 ;b = 0 ;sel = 1;

  #200;

  a = 1 ;b = 1 ;sel = 0;

  #200;

  a = 1 ;b = 1 ;sel = 1;

  #200;

  $stop;

end

endmodule

 通过加上激励，出现如下图的波形图：

 

Verilog二选一数据选择器
weixin_43629222的博客
03-04 9021
//二选一数据选择器 module mux2_1(a0,a1,s,f) input a0,a1,s; output f;//默认是wire（线）变量 assign f=(s)?a1:a0;//assign 专门给线类型变量赋值 endmodule module mux2_1(a,s,f) input s; input [1:0]a； output f; reg f;//reg(寄存器型) always()//while(1) begin if(s) begin f=a[1]；end else(!s
数电实验（组合逻辑电路、时序电路，555定时器）
zzhao2580的博客
12-06 1万+
数电实验（组合逻辑电路、时序电路，555定时器）里面包括：1位二进制数比较器、2选1数据选择器、1位数的半加器、3人表决器、奇数位校验器、同步时序电路、计数器电路、异步模7计数器、JK触发器设计一同步时序电路、74LVC161芯片设计一个计数器、555定时器构成单稳态触发器、555定时器构成多谐振荡器、555定时器构成施密特触发器
【数电基础】——逻辑代数运算
沉淀物
02-28 3382
逻辑代数运算
2选一数据选择器源代码（verilog HDL）
05-19
2选一数据选择器源代码（verilog HDL）
2选1数据选择器_verilog_
10-01
用modelsim实现2选1数据选择器的功能
（1）FPGA仿真——二选一数据选择器
m0_58077663的博客
05-12 1万+
本篇为二选一数据选择器的设计篇
Verilog VHDL三种建模描述方式——2选1数据选择器
zylhxq的博客
05-27 1万+
Verilog VHDL三种建模描述方式——2选1数据选择器
Verilog学习笔记——03——二选一、八选一
m0_71484895的博客
05-17 931
用问号冒号语句写二选一。
FPGA自学——二选一多路选择器
最新发布
qq_73050400的博客
07-20 419
最后仿真的mux2_out结果为：01001011，与期望值相同。1.点击create project，并点击next。当 sel == 0 时 ，out == a。当 sel == 1 时 ，out == b。2.修改文件名称+路径，以及对应的注意事项。2.选择编写verilog代码。1.新建Verilog文件。4.verilog文件命名。5.核对信息，创建工程。6.选择引脚，跳过即可。3.设置测试文件为顶层。3.创建新的.v文件。
Verilog入门——4选1多路选择器及case语句表述方式以及详解
QI__HAO的博客
01-15 4458
【代码】Verilog入门——4选1多路选择器及case语句表述方式以及详解。
二选一数据选择器 VHDL
11-05
EDA实验工程代码，自己做实验时保留下来的代码文件，简单的工程。
EDA二选一数据选择器
05-10
EDA二选一数据选择器，vhdl语言编写，用于eda课程设计，可以下载到可编程逻辑器件上进行操作
74157芯片同相输出四 2选1数据选择器
06-09
同相输出四 2选1数据选择器 ， 。
Verilog 语言2选1数据选择器
qq_37052334的博客
10-23 9674
Verilog 语言2选1数据选择器 一、测试模块 //===============test module==================// module mux2to1(a,b,sel,out); input a; //数据输入端a input b; //数据输入端b input sel; //数据选通控制端 output out; //数据输出端 wire a1, b1, selnot; //门级判断// not (selnot, sel); a
二选一选择器-verilog
qq_44943193的博客
08-02 6297
二选一选择器
二选一数据选择器
热门推荐
dalingertong的博客
12-03 2万+
二选一数据选择器 用一路控制信号选择输出数据，选通哪一路输入的数据信号。如下图所示。 通过Data_sel 选择输出结果的值。 Data_a，A通道数据输入； Data_b，B通道数据输入； Data_out，数据输出端 Data_sel，数据选通控制。 代码如下： module mux2( data_a, //A通道数据输入 data_b, //B通道数据输入 data_sel...
FPGA的verilog关于多路选择器（2选1）的设计
FPGAFPGAfpga的博客
08-12 4053
做一个2选1的多路选择器。也就是有两个输入信号，选一个作为输出。本项目当中，控制选择信号sel为高电平时，输出信号1；sel为低电平时，输出信号2。
Verilog 2选1选择器及其综合结果 基于vidado
qq_41671049的博客
06-21 4797
2选1选择器及其综合结果 本篇文章是我本人的理解，我也还是在学习中，有不对的地方欢迎指出。 使用的工具为vivado,首先说一下 FPGA 内部的三大主要资源，分别为 （1）可编程IO资源、（2）布线资源、（3）可编程逻辑单元CLB，（注意:这是三大主要资源，还有别的资源，具体上网查找，有很多资料）。 其中，可编程逻辑单元CLB最丰富，由两个SLICE构成，SLICE有SLICEL（L：Logic）和SLICEM（M：Memory）之分，具体的就去网上找找吧，很多资料说明结构，我就不说了，SLICEL和SL
FPGA:二选一选择器
weixin_50164178的博客
07-16 1947
FPGA开发二选一选择器
FPGA四选一数据选择器设计与实现
资源摘要信息:"在本项目中，我们将深入了解基于FPGA（现场可编程门阵列）设计的一个具体应用——四选一的数据选择器。数据选择器（也称为多路选择器）是一种组合逻辑电路，它可以根据选择信号的值来选择一个或多个...
评论 1
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值