QuestaSim与Vivado有关仿真库深入理解

最新推荐文章于 2025-09-07 09:49:21 发布

原创

最新推荐文章于 2025-09-07 09:49:21 发布 · 6k 阅读

26 ·

CC 4.0 BY-SA版权

本文介绍了如何使用Vivado的编译工具compile_simlib为Questasim生成仿真库，并详细阐述了不同仿真阶段所需的库支持。通过Vivado IDE或TCL命令，可以便捷地编译元件与IP的行为和时序模型。对于VHDL和Verilog的基本元件，可以自定义描述以实现项目去器件依赖。modelsim.ini文件的管理和库引用简化了 Questasim 的配置过程。

使用Vivado自带的simulator时，不需要编译仿真库，仿真库本身就存在，它在这里，如下图，但当使用第三方simulator时就必要要为该simulator编译专门的仿真库。这些仿真库包括了元件与IP的形为、时序等模型，不编译是不行的，但只需要开始使用时编译一次就好。
上图中VHDL和Verilog目录有许多基本元件件的描述，当一个项目想摆脱对某公司器件的依赖时，打算从基本元件自己描述起，比如寄存器，触发器等，可以直接用来修改。注意文件所在路径

在这里插入图片描述

用Vivado的库编译工具compile_simlib为Questasim编译库时，会在生成库的目录（比如放在<questasim_install_dir>\xilinx_lib）下生成一个modelsim.ini文件，这个文件如下图，这个文件中对库的引用语句都已自动生成，可以直接复制到Questasim自己的modelsim.ini（在<questasim_install_dir>\）中，比自己写方便多了。