Vivado2018.3+Questa sim10.4e联合仿真新建工程及仿真基本流程

最新推荐文章于 2025-09-07 09:49:21 发布
原创 最新推荐文章于 2025-09-07 09:49:21 发布 · 3.6k 阅读 · 24 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga #仿真器 #嵌入式 #软件测试

本文详细介绍了使用Vivado与Questasim进行FPGA设计的完整流程，包括创建工程、添加源文件、编写代码、设置仿真器及运行仿真，适合FPGA初学者快速上手。

Vivado2018.3+Questa sim10.4e联合仿真新建工程及仿真基本流程


本文主要介绍了使用Vivado+Questa sim设计FPGA程序的基本流程，主要提供给刚学习FPGA的小伙伴们，希望能给大家带来帮助。

打开Vivado软件

在这里插入图片描述
双击打开Vivado软件

Create Project

在这里插入图片描述
单击Create Project 创建工程

在这里插入图片描述
点击Next
在这里插入图片描述
设置好Project name 和Project location 好后点击Next
在这里插入图片描述
选择RTL Project，点击Next，暂时不添加Sources和Constraints点击next跳过
在这里插入图片描述
选择芯片，这里使用的是xc7a100tfgg484-2，点击next
在这里插入图片描述
点击Finish，即完成对新工程的建立。

Add Sources

在这里插入图片描述
单击Add Sources

最低0.47元/天 解锁文章
@Gouyepeng
关注
Vivado与QuestaSim联合仿真
宝沐熙的博客
10-14 1659
由于vivado自带的仿真工具仿真很慢，大工程或与GT有关的工程，要等很久才有仿真结果；因此想到联合仿真，使用第三方工具仿真，提高效率；
questasim 下的仿真（vivado）
zlxdaisy的博客
07-30 8396
1.编译仿真库 以vivado为例，Tools>Compile Simulation Libraries，出现对话框中选择simulator、路径，然后点compile开始编译，大概30分钟完成。 编译完成后，在设定的路下会生成仿真库文件，该文件下会有一个modelsim.ini 文件，里面添加了生成的所有库 我本来想直接在qustasim 的安装路径下的modelsim.ini ...
UVM验证平台在Questasim中的实战应用
最新发布
weixin_29443363的博客
09-07 672
UVM（Universal Verification Methodology）是一种基于SystemVerilog的标准化验证方法论，由Accellera组织维护，已成为业界广泛采用的验证平台开发标准。其核心优势在于可重用性、可扩展性与跨平台兼容性，适用于FPGA、ASIC等复杂数字系统的设计验证。UVM以面向对象编程（OOP）为基础，构建了一套完整的类库体系，包括事务级建模、随机测试生成、覆盖率驱动验证等关键机制。
关于Questasim与Vivado独立进行仿真的要点
weixin_44531859的博客
08-22 1017
Vivado创建工程后，其IP核的放置文件要和Questa工程目录下的IP文件一致，这样放置Questa独立编译的时候出现问题。Questa下至少包含 HDL IP Script TB 这四个文件，其中Script中放置脚本文件。Questa独立编译也需要Vivado编译后的库文件，来配置IP核。1. ena信号为使能信号，ena置为1的情况下RAM才能正常工作。1.创建工程的时候Questa工程与Vivado工程需要同时创建。2. wea信号为写控制信号，wea为高的情况下，写有效。
vivado2018.2与Questasim10.6c联合仿真
kkg89的专栏
03-29 8612
划重点 参考文章：https://mp.csdn.net/console/editor/html?not_checkout=1 划重点：本文参考了上面这位同学的blog，尝试之后发现还是没有联合起来，最后通过各种尝试，终于解决。其中最主要的原因是：我将VIVADO编译库的存储位置随便定义了一个地方。导致联合仿真时有一些基本库文件没有关联起来。 VIVADO与QUESTASIM软件版本对...
[源码]Vivado调用Questa Sim仿真小技巧
OpenFPGA的博客
11-08 1658
Vivado调用Questa Sim或ModelSim仿真中存在的一些自动化问题的解决方案。Vivado调用Questa Sim仿真中存在的一些问题首先说明一下Modelsim与Questa Sim都可以与Vivado联调，也比较相似，但是Questa Sim比Modelsim功能更加广泛，对于System Verilog的语法支持更加完善，本文以Questa Sim为例说明一下Vivado调用第...
questasim/modelsim独立仿真vivado ddr3控制器（mig）
weixin_48027403的博客
03-24 3300
将vivado中MIG控制器的仿真模型移植到questasim中进行独立仿真，方便调试使用DDR3作为数据缓存的FPGA系统。
QuestaSim与Vivado有关仿真库深入理解
miracle_eicont的专栏
01-22 5996
使用Vivado自带的simulator时，不需要编译仿真库，仿真库本身就存在，它在这里，如下图，但当使用第三方simulator时就必要要为该simulator编译专门的仿真库。 这些仿真库包括了元件与IP的形为、时序等模型，不编译是不行的，但只需要开始使用时编译一次就好。 上图中VHDL和Verilog目录有许多基本元件件的描述，当一个项目想摆脱对某公司器件的依赖时，打算从基本元件自己描述起，比如寄存器，触发器等，可以直接用来修改。注意文件所在路径 用Vivado的库编译工具com..
questa sim 10.4e replication multiplier (0) should be greater than zero
08-08
[^2]: [Vivado2018.3+Questa sim10.4e联合仿真新建工程及仿真基本流程](https://example.com/article2) # 注意：实际引用[2]的链接未提供，此处为示例 §§相关问题§§ 1. 如何在Questa Sim中设置多线程仿真以提高...
Questasim 10.4c仿真工具功能与应用详解
从标题“questasim10.4c”可以看出，这是该软件的一个具体版本号，其中“10.4c”代表的是发布周期中的一个补丁更新版本，通常意味着在原始 10.4 版本基础上修复了若干已知问题、优化了性能或增加了部分新特性。...
vivado与modelsim的版本匹配
11-02
3. Vivado Design Suite 2018.3 支持的模拟器： - Mentor Graphics ModelSim SE/DE/PE (10.6c) - Mentor Graphics Questa Advanced Simulator (10.6c) - Cadence Incisive Enterprise Simulator (IES) (15.20.053...
Vivado/ISE与modelsim联合仿真
11-12
ISE与Vivado与modelsim联合仿真步骤,比较详细，可参考
vivado与modelsim的联合仿真教程.pdf
08-25
vivado与modelsim的联合仿真教程，帮助大家在vivado的平台上充分利用Modelsim进行仿真。
Vivado+Questasim联合仿真报错
u011732210的博客
12-25 959
用Vivado+Questasim对MIG IP的Example Design做功能仿真时，会报出以下错误。然后在Vivado的Tcl Console下可以找得到更加详细的报错信息：报错信息似乎提示Questasim没有正确的添加License。
Vivado兼容第三方软件工具对照表Modelsim，Questasim，Matlab
热门推荐
Alonger1988的博客
09-27 1万+
From: See All Versionshttps://www.xilinx.com/support/documentation-navigation/see-all-versions.html?xlnxproducttypes=Design%20Tools&xlnxdocumentid=UG973
如何在QuestaSim或ModelSim中使用Vivado的IP进行仿真
weixin_43265132的博客
02-21 6349
如何在QuestaSim/ModelSim中使用Vivado IP进行仿真 1. 在Vivado中编译仿真库 在Vivado中，依次点击 Tools -> Compile Simulation Libraries： 之后弹出： 根据需要，选择仿真器（我这里选择的是QuestaSim）。 自行设置一个路径，用于放置编译出来的库文件，并设置为Compiled library location...
vivado与modesim联合仿真
贾小瑞的博客
11-18 683
① 首先，在Modelsim安装路径中新建一个名为Vivado2018_lib的文件夹（路径和文件名可改），如图1所示。D:\Vivado\modelsim\vivado201803_lib ② 在Vivado中设置Modelsim（即第三方仿真工具）的安装路径。在Vivado菜单中选择“Tools”——>“3rd Party Simulator”，在“Modelsim install path”栏中输入或选择Modelsim工具的安装路径，在“Modelsim Library Paths”中输入库
使用tcl脚本在questasim中仿真vivado工程
weixin_48027403的博客
03-18 2562
USER_DEFINED_VERILOG_COMPILE_OPTIONS:define宏定义变量,写法“+define+HONG_NAME”;TOP_LEVEL_NAME:顶层模块名，这里给test_bench;logical_libraries：编译库列表,创建列表的基本方法是将列表的元素放在大括号内, 列表元素由空格分隔。
questsim/modelsim 中仿真VIVADO工程的方法，以及调用Xilinx的ROM IP后，导致仿真输出为0问题的解决
weixin_43701504的博客
11-17 2379
这几天写了个UVM的验证环境，要用questasim来运行，而待测试的DUT是之前用VIVADO做的，就得把VIVADO中的工程移植到quetasim里，其中调用了Xilinx的ROM、RAM等IP核。 首先是移植VIVADO的工程，参考这篇文章：modelsim仿真调用xilinx IP的一种方法_拾贝壳的大男孩-优快云博客 把所有的设计和仿真文件，以及IP核文件都添加到queastasim的工程中后，仿真，发现有一个输出的值一直是0： 而在V...
vivado 2018.2与modelsim联合仿真的详细步骤
"vivado 2018.2与modelsim的联合仿真流程" 在Xilinx Vivado 2018.2版本中，为了实现与 Mentor Graphics 的ModelSim仿真器的联合仿真，需要进行一系列设置。Vivado虽然自带了仿真工具，但在处理复杂的仿真任务时，...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值