- 博客(4)
- 资源 (1)
- 收藏
- 关注
RSS订阅原创 初学FPGA——状态机
@[仅记录FPGA学习过程中的点点滴滴，欢迎交流与指正]基础知识状态机全称是有限状态机（Finite State Machine,FSM ）,是一种在有限个状态之间按一定规律转换的时序电路，可以认为是组合逻辑和时序逻辑的一种组合。状态机通过控制各个状态的跳转来控制流程，使得整个代码看上去更加清晰易懂，在控制复杂流程的时候，状态机优势明显，因此基本上都会用刀状态机。状态机功能：描述系统逻辑功能。定义系统的不同状态。描述系统转化的条件及转化过程。刻画系统状态和输入输出之间的关系。状态机的.
2022-04-12 18:46:21
985
原创 I2C总线协议笔记
1.I2C概念I2C总线为PHILIPS公司推出的串行通信总线，具有接线少，控制方式简单，通信速率高等优点。采用数据线SDA和时钟线SCL构成通信线路，各器件可通过并联到总线上实现数据收发，器件间彼此独立，通过唯一的总线地址区分。传输数据时每个字节后需带一个响应位。 三种I2C传输模式：标准模式传输速率100k bit/s，也支持100k bit/s以下的速度传输，快速模式传输速率400k bit/s，高速模式可达3.4M bits/s（一般设备不支持）。I2C硬件结构图I2C总线上各器件都采用漏极
2021-04-29 17:41:01
362
原创 基于FPGA的DDS信号发生器的设计仿真
基于FPGA的DDS信号发生器产生正弦波sin信号的mif文件建立工程并调用ipcore主要思路仿真仿真结果本文主要介绍利用FPGA和matlab实现任意频率信号发生器的功能，并进行仿真，使用Quartus Ⅱ+modelsim+matlab实现功能，以正弦波为例说明，开发芯片频率50MHz产生正弦波sin信号的mif文件采用matlab产生mif文件，具体的代码如下：clear;clc;width=8;depth=256;fid =fopen ('sin.mif','w');fpri
2020-05-16 23:50:05
5787
7
原创 Vivado2018.3+Questa sim10.4e联合仿真新建工程及仿真基本流程
Vivado2018.3+Questa sim10.4e新建工程及仿真基本流程打开Vivado软件Create ProjectAdd SourcesCreate simulation soucrceRun Simulation本文主要介绍了使用Vivado+Questa sim设计FPGA程序的基本流程，主要提供给刚学习FPGA的小伙伴们，之前一直使用的Quatus Ⅱ ，Vivado也是刚刚上手，希望能给大家带来帮助。打开Vivado软件双击打开Vivado软件Create Project单
2020-05-16 18:03:44
3372
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人