Xilinx Block Design问题：Add Module to Block Design灰和带IP的模块添加到Block Design时报错

第一个问题：Add Module to Block Design灰

今天在设计过程遇到了一个之前没怎么注意的的问题，在将模块添加到BlockDesign时，发现“Add Module to Block Design”是灰色的。

经过检查，移植过来的模块中有个ILA IP没有一起移植过来，果断先注释掉这个IP。

然后，Add Module to Block Design就正常了。

推测，在代码有错误时，Vivado默认不能添加到Block Design。

第二个问题：添加带IP的模块到Block Design时报错。

这个问题好解决，其实就是IP的综合设置的问题，报错内容自带了解决办法。

把报错的后面的set_property在Tcl Console运行一下，就可以了。