检查zynq710核心板子的记录-3 (STEP6)

本文详细检查了ZC706开发板的UART接口配置,包括USB转串口芯片的选择(CP2102与CP2103),以及MIO引脚的正确连接。同时,深入探讨了时钟部分的设计,特别是33.333MHz、100MHz和200MHz晶振的使用及其PCB封装,确保信号正确连接到FPGA引脚。

SETP6:检查一下UART_CLOCK.SCHDOC这个文件。

 

 

内有两路USB转串口芯片,无论原件还是是封装都是现成的,因此这部分比较有把握。

PS_UART部分接的PS的MIO必须严格对应,

 

 

 

 

我们用PS2PC来表示从PS为输出,PC也就电脑,是输入,则看到MIO48是PS2PC,同理可以MIO49是PC2PS。

 

经过确认没有问题。其实这里发现ZC706官方板子用的是CP2103这芯片,而咱们新的板子用的是CP2102,差别就在CP2103的IO可以通过VIO这个脚设置。我们用CP2102不得不加上一个电压转换芯片:

再次做新产品时候可以考虑使用上CP2103这个芯片。

检查PL UART 也没有问题。

LED接用CP2102输出的3.3V来驱动是经过验证无误的。

接下来看时钟部分:

 

其中33.333MHZ和100MHZ单端时钟用的是3528封装,并且供电电压是1.8V,实际上绝大多有源晶振是支持1.8V电压的。200M的差分有源晶振是5032封装的。

这里要确保一下晶振的PCB封装。

 

以上小的图是从ZEDBOARD的PCB里面拷贝的封装,下面就使我们板子的封装。可见引脚定义是一样的。其中4脚可以悬空或者接电源。

接下来看5032封装的有源差分晶振

从晶振的介绍网页里面确确认了一下封装定义无误。采购时候注意详细型号是SIT9102-231N-18E-200.00MHZ

之后查看时钟信号是否接在FPGA对应的引脚上。

此篇原理图检查完毕。

 

 

 

 

 

 

 

 

 

 

 

 

 

 

于传统石英、SAW和泛音谐振技术的传统差分振荡器在稳定度和可靠度上先天不足,SiT9121系列差分振荡器采用SiTime模拟CMOS和全硅MEMS技术研发,是唯一完美结合了超高性能和可编程功能的产品,其频率稳定度达10PPM、相位抖动低于0.6ps(femtosecond),市面上目前仅SiTime实现了这两项的完美结合。 SiT9121支持1-220Mhz之间任意频率,可精确到小数点后六位,确保发挥系统的最高性能。SiT9121同时输出支持 LVDS/LVPECL,经过50000G抗冲击及70G抗振测试,MTBF(平均无故障时间)达10亿小时。SiT9121和SiT9122系 列差分振荡器定位于高性能电信、存储和网络应用,如核心和边缘路由器,SATA、SAS、光纤通道主机总线适配器,云存储、服务器、无线基站和10G 以太网**机等。此外,每款产品都支持业界标准管脚配置,不需修改设计 或布板方式即可替换现有石英差分振荡器。 SiT9121差分振荡器具备下述功能及优点: . 仅500飞秒RMS相位抖动(12kHZ至20MHz),满足SONET等应用的苛刻要求 . 总频率稳定度达±10、±25及±50PPM,系统正时余量(timing margin)更佳 . 频率范围极广:SiT9121频率范围1至220MHz,SiT9122频率范围220至650MHz . 可编程频率精度达小数点后六位,确保发挥系统最高性能 . LVPECL及LVDS信号电平可调 . 通过50000G抗冲击及70G抗振测试,MTBF(平均无故障时间)达10亿小时,高稳定度应用首选 . 工作电压2.5V、3.3V均可 . 支持工业(-40至+85°C)及长时间商业(-20至+70°C)工作温度范围 . 业界标准针脚规格3.2×2.5mm,5.0×3.2mm,7.0×5.0mm封装 . 样品24小时内发货,生产前置时间仅2至4周 . FPGA产品首选高性能差分时钟振荡器 . 兼容工业标准封装: 3.2×2.5, 5.0×3.2 and 7.0×5.0 mmxmm . 超强抗震动、抗冲击能力,优异的温漂性能 . 如需220MHz以上频点的高性能差分晶振,推荐选择SiT9122系列
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值