Go Forward Forever!

原创 基于FPGA的PCIe接口实现

摘要 PCI Express是一种高性能互连协议，被广泛应用于网络适配、图形加速器、网络存储、大数据传输以及嵌入式系统等领域。文中介绍了PCIe的体系结构，以及利用Altera Cyclone IV GX系列FPGA实现PCIe接口所涉及的硬件板卡参数、应用层系统方案、DMA仲裁、PCIe硬核配置与读写时序等内容。PCI Express(PCIe)是一种高性能互连协议，可应用于网络适配、图

原创 AXI4-Stream协议总结

AXI4-Stream去掉了地址项，允许无限制的数据突发传输规模；一、接口信号描述信号源描述ACLK时钟源全局时钟信号。所有信号在ACLK信号上升沿采样。ARESETn复位源全局复位信号。ARESETn低电平有效。TVALID主

转载 低版本的vivado打开高版本vivado工程

我现在用的是vivado2017.4版本，现在想打开vivado2018.3版本的工程，但会出现警告，主要是版本不兼容导致。只要依次点击Tools→Report→Report IP Status，将要解锁的ip核勾选再点击Upgrade Selected即可。看到2018版本的version和minor为7和39，而2017版本为7和 35（如果不知道自己版本是多少可以用编辑器打开一个自己版本的工程查找）修改后记得保存后再打开工程。3、如果工程里有ip核的话，会出现ip核被锁的情况。可以按以下步骤来解决。

原创 在线进制转换

在线进制转换-IEE754浮点数16进制转换符点数十六进制转换器 - ASCII码功率dbm与mv/uv换算 - jacob1934 - 博客园工具：VRMS/dBm/dBu/dBV计算器 | Analog DevicesW, dBW 和 dBm转换在线计算器 - RF单位换算 - 微波射频网

原创 离散时间PID控制器

离散时间PID控制器

原创 system generator 使用高版本的matlab

system generator 使用高版本的matlab。

原创 在线转换公式

在线进制转换-IEE754浮点数16进制转换符点数十六进制转换器 - ASCII码工具：VRMS/dBm/dBu/dBV计算器 | Analog DevicesW, dBW 和 dBm转换在线计算器 - RF单位换算 - 微波射频网功率dbm与mv/uv换算 - jacob1934 - 博客园

原创 QT IEEE754 16进制浮点数据转成10进制

后面10位到32位代表有效数字的小数部分xxxxxx，实际有效值就是1.xxxxxx，在作用相应指数。指数是2进制的指数，其中127代表指数0，可以表示指数范围±127.IEEE754标准转换QT代码。正数为0，负数为1.

转载 Xilinx FPGA时钟二选一

通常Xilinx FPGA时钟二选一用如下原语实现，其中S为时钟选择输入，I0和I1为两路时钟输入，O为一路时钟输出。

原创 QT学习小记

qt学习小计

原创 Vivado的.v文件被误分类到Non-module Files中[filemgmt 20-2001] Source scanning failed

srcscanner.exe文件在，但没启动，双击启动会报缺少libboostfilesytem.dll文件。解决方法：下载libboostfilesytem.dll文件，并regsvr32 来注册。所有新创建的Design Sources被分类到Non-module Files中。问题出在srcscanner.exe这个程序上分两种情况。

原创 Xilinx 7系列中的MMCM原语

​7系列FPGA的MMCM的原语有两种，分别是MMCME2_BASE和MMCME2_ADV

原创 vivado使用tcl和tcl打开vivado工程的方法

① 使用tcl命令：启动vivado，在tcl console下，用cd命令将工作路径指定到目标路径，例如 cd d:/work/vivado_Project，在此路径下保存有.tcl文件，然后输入TCL命令 source ./system.tcl，即可完成恢复vivado工程。vivado在不同的工程中无法直接拷贝bd文件，如果想把一个工程的bd迁移到另外一个工程中，可以通过在老工程里头导出tcl脚本，在tcl命令行中输入：write_bd_tcl name.tcl，此时生成了name.tcl，

原创 激光通信--快反镜应用CPA、FPA、PAA

激光通信是以激光作为通信介质，直接在自由空间进行信息传递的通信方式。

转载 Xilinx FPGA程序升级更新

Xilixn FPGA提供了一种在线升级的方式，可以通过ICAP指令实现。ICAP(Internal Configuration Access Port) 指的是内部配置访问端口，其主要作用是通过内部配置访问端口（ICAP），用户可以在FPGA逻辑代码中直接读写FPGA内部配置寄存器（类似SelectMAP），从而实现特定的配置功能，例如Multiboot。FPGA实现IPROG通常有两种方式，一种是通过ICAP配置，一种是把相关指令嵌入bit文件中。与通过bit文件实现IPROG相比，通过ICAP更灵活

原创 QSPI Flash的原理与QSPI时序的Verilog实现

本节主要是讨论QSPI(Quad SPI，四线SPI总线)的相关内容。我的开发板上有一片型号是W25Q128BV的Quad SPI Flash存储器，本文将以它为例子来说明QSPI操作的一些内容。

原创 Altera FPGA 配置flash读写

Quartus中没有直接提供这个格式的文件，不过Quartus下用于Nios2开发的套件（nios2eda）中，有一个小工具：sof2flash在Nios2 Shell中启动这个工具，可以将sof文件转为.flash文件。查看这个.flash工具，就能发现这个文件的语法结构和MCS文件一样。

转载 VIVADO网表文件DCP文件的封装及调用

DCP网表文件的作用：加密：可以保护自己的知识产权，当不想共享自己的源文件时，可以将源文件生成DCP网表文件交付他人。压缩：DCP网表文件是可以将多个源文件压缩成一个DCP网表文件。

原创 win10 active

win10 active

转载 Xilinx XPM

Xilinx xpm

原创 简单了解USB通信协议

​在一个USB通信系统中，只能有一个主机存在，USB通信只存在于主机和设备之间，每次通信都必须由主机发起，而设备和设备之间无法通信。

转载 USB-HID 设备扫盲

这是一篇关于USB协议的分析，重点分析HID（human interface device）类设备。

原创 Sublime text 3 配置

然后：安装一个汉化插件：ChineseLocalizations 到sublime text3中，操作：Ctrl+Shift+P打开命令面板，找到Install Package 点击打开，会加载一会，稍等一下，输入ChineseLocalizations 到输入框,会提示如下内容，你会发现已经汉化好了，是不是如此这般简单。其它以默认设置安装。首先：在sublime text3中 Ctrl+Shift+P打开命令面板，找到 Install Pachage Control，点击回车出现下面提示，表示安装成功。

转载 sublime text3配置ctrl+鼠标左键进行函数跳转

点击Preferences->Browse Packages进入Packages目录，然后打开User目录，查看User目录里面有没有Default (Windows).sublime-mousemap文件，如果没有则创建一个。如果保存文件名为Default (Windows).sublime-mousemap没有效果可以试试保存文件为Default.sublime-mousemap。版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

原创 Motor Control IP Blocks

Motor Control IP Blocks

原创 液晶偏振光栅

光是横波.在垂直于光的传播方向的平面内光波振动(即E矢量振动)各方向振幅都相等的光为自然光;只在某一方向有光振动的光称为线偏振光;各方向光振动都有,但振幅不同的光叫部分偏振光.螺旋着振动的光称圆偏振光，分旋和右旋

原创 基于Mcrosemi M2S090T FPGA 的 imx991 SWIR的SLVS解码（一）

本工程使用适用于航天级的Microsemi Smartfusion FPGA对Sony 公司的SWIR，短波红外相机传感器，使用SLVS数据总线，进行解码，输出图像信号。

原创 红外线波长分类

红外线按波长分类

原创 浅析SVPWM调制技术

MC,电机控制

转载 Xilinx 7 位置约束 LOC 语法之IN_FIFO

关于IN_FIFO OUT_FIFO位置约束

转载 Canny边缘检测算法原理及其VC实现详解(一)

图象的边缘部分集中了图象的大部分信息，图象边缘的确定与提取对于整个图象场景的识别与理解是非常重要的，同时也是图象分割所依赖的重要特征，边缘检测主要是图象的灰度变化的度量、检测和定位，自从1959提出边缘检测以来，经过五十多年的发展，已有许多中不同的边缘检测方法。结论是：实现图像的边缘检测，就是要用离散化梯度逼近函数根据二维灰度矩阵梯度向量来寻找图像灰度矩阵的灰度跃变位置，然后在图像中将这些位置的点连起来就构成了所谓的图像边缘（图像边缘在这里是一个统称，包括了二维图像上的边缘、角点、纹理等基元图）。

原创 Canny图像算法仿真

另一个是不容易找出错误，因此，有必要模拟一个视频时序，用来验证算法，并有效的利用Matlab工具把静态图片“打散”保存到txt文本里，供Modesim读取，然后通过Matalb“复现”处理后的文本。我们在前面的关于《图像梯度》文章中有所介绍，计算图像梯度能够得到图像的边缘，因为梯度是灰度变化明显的地方，而边缘也是灰度变化明显的地方。因为灰度变化的地方可能是边缘，也可能不是边缘。通常灰度变化的地方都比较集中，将局部范围内的梯度方向上，灰度变化最大的保留下来，其它的不保留，这样可以剔除掉一大部分的点。

原创 关于激光探测器光斑质心算法在FPGA硬件的设计

在接收到read_en脉冲信号后，发出数据请求信号data_req，data_req拉高后输入dec_in数据信号，由于需要求出一帧图像的最大图像数据，所以会有一帧图像的延迟，当输出图像数据有效data_valid信号拉高时，输出去噪后有效的pixel_data数据，在data_valid信号拉高后输出的pixel_data数据会传到质心算法模块中进行计算。此时开始进行激光光斑的采集，CCD所采集的每幅图数据为h[m][n]，进行去噪声处理，将CCD所采集的数据与采集算好的噪声相减。第二步：去噪声的实现。

转载 高斯拉普拉斯算子

由于Laplace算子是通过对图像进行微分操作实现边缘检测的，所以对离散点和噪声比较敏感。于是，首先对图像进行高斯卷积滤波进行降噪处理，再采用Laplace算子进行边缘检测，就可以提高算子对噪声和离散点的鲁棒性，如此，拉普拉斯高斯算子Log（Laplace of Gaussian）就诞生了。Laplace算子作为一种优秀的边缘检测算子，在边缘检测中得到了广泛的应用。版权声明：本文为优快云博主「Belial_2010」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。

原创 亚像素边缘提取的例子

亚像素边缘提取

转载 Sony图像传感器SubLVDS与SLVS-EC接口FPGA开发

SLVS与SLVS-EC接口的CMOS主要是IMX3XX系列的一部分型号，IMX4XX系列和IMX5XX系列，例如IMX342，IMX387，IMX421，IMX422，IMX430，IMX437、IMX542等。对于SLVS-EC接口，时钟内嵌在数据流中，需要调用GTP或GTX模块完成恢复时钟、同步码对齐、8b/10b解码、数据解串等功能，FPGA开发难度较Sub-LVDS和SLVS接口复杂了很多。其中Sub-LVDS和SLVS接口可直接与FPGA的普通IO的P、N对引脚连接，组成差分对。

原创 Libero SOC中input信号初优化掉的问题

原创 PCIE_DMA实例二：xapp1052的EDK仿真

对于有的同学，想要学习基于FPGA的PCIe DMA控制器设计，但是手上没有合适的Xilinx开发板，而且xapp1052又没有提供仿真代码，学习陷入了困境。此文章用EDK搭建一个微小系统，然后用modelsim来仿真xapp1052的DMA收发控制，这样应该是最全面的理解PCIe_DMA了，希望对大家都有帮助。

原创 三星DDR3型号规则

三星ddr3 K4BG41646D-BACK0

原创 PCIe Protocol Basics

PCIe Protocol Basics