mcupro的专栏

//// Copyright 2014 Ettus Research LLC// Copyright 2018 Ettus Research, a National Instruments Company//// SPDX-License-Identifier: LGPL-3.0-or-later//module synchronizer #( parameter WI...

我们来检测一个信号上升边沿或者下降边缘的到来，可以用此小模块：/*edge_det edge_det(.clk(),.sig(),.pos(),.neg());*/module edge_det(input clk,sig,output reg pos,neg);reg [2:0]r ;always @ (posedge clk) r[2:0] <= {r...

STEP8:检查ZYNQ_PS_ETH_PHY.schdoc，这个是PHY芯片的原理图。原版ZC706的这部分有很多跳线，我参照实际板子，一一确定了跳线帽的位置，后作出这个线路。跳线处理部分之前检查过两遍了，这里不再检查了。对照一下千兆以太网RJ45接口的引脚定义。下图是ZEDBOARD的PCB截图PIN脚对应如下：PIN1 -> NCPIN2 0_p...

STEP7:检测ALL_IIC.SCHDOC这个文件。这里就是一个I2C的集中器芯片，连接多个I2C外设。思路比较简单。检查一下是不是每个线都连接好了。每一个原件检查一下封装。都没有问题就可以PASS。...

SETP6:检查一下UART_CLOCK.SCHDOC这个文件。内有两路USB转串口芯片，无论原件还是是封装都是现成的，因此这部分比较有把握。PS_UART部分接的PS的MIO必须严格对应，我们用PS2PC来表示从PS为输出，PC也就电脑，是输入，则看到MIO48是PS2PC，同理可以MIO49是PC2PS。经过确认没有问题...

STEP5:ZYNQ_PS_USB_PHY.SCHDOC 这个文件顾名思义就是USB的PHY芯片。这里要慎重检查，因为这里去掉了很多差价，这些插件是选择模式的。我们这里简单化处理成只支持USB HOST 模式，为了能接USB盘或者其他USB网卡等其他USB外设。对应原来ZC706的几个跳线，确定了工作了工作在USB HOST模式。接着检查各网络是否都有对应的链接。检查了引脚都完全对...

//#include"stdafx.h"#include <WinSock2.h>#include <Iphlpapi.h>#include <iostream>#include "stdio.h"using namespace std;#pragma comment(lib,"Netapi32.lib")///需要Iphlpapi.l...

调用IOPAD的资源，应该放在TOP层module ad_iobuf ( dio_t, dio_i, dio_o, dio_p); parameter DATA_WIDTH = 1; input [(DATA_WIDTH-1):0] dio_t; input [(DATA_WIDTH-1):0] dio_i; output [(...

记录 ZEDBOARD学习讨论QQ群 414371872无13:45:40有了解君正集成或者瑞斯康达的同学么怪13:54:52有啊怪13:54:59你啥职位怪 13:55:21群主在君正呆过无13:56:12群主在君正呆过！怪13:56:32是李工(715713994) 14:10:08@无语 也看到你单独问我来。好久前的事儿了，他们都重组好几次了，路线也变过...

1，在VGA时序控制器的分析和辨析的相关视频里我详细介绍了如何根据原理以及参数做出一个示意图，之后基于这个示意图逐行和大家一起编码。2，这个AXI_STREAM的VGA控制器不一样在于不是根据pixel_cnt和line_cnt确定的维度（地址），来获取像素点数据了，而是采用数据流的概念。3，流，有方向，无地址；流的产生是源头，我们在AXI_STREAM里面定义为master；流终的接受者

1，OV7670 有一大堆寄存器需要配置，这些配置可以参考别人已经做好的代码。2，OV7670 设置为640*480 16的分辨率，30帧每秒，就是30FPS，每一个RGB的数据是16位的，这16位的数据分成两次从8BIT的总线传输过来。3，计算时钟是多少： 640*480个点，每秒传递30帧（也就是刷屏30次每秒），这样就是640*480*30，而每个点是16位的需要在0OV7670位的...

1，今天修改了LWLA2034的PCB，使用了多个DC DC模块，之后又做上了LDO，和DCDC模块备选，具体使用什么电源放案，根据测试决定 。2，测试的参考因素，效率：A 通过测总电流获得总功耗，在保证FPGA，MCU，SSRAM，PWM都正常工作的情况下，最小的电流意味着最高的效率和最小的发热量。另外一个考虑因素是电源质量：纹波大小。这里的纹波可以用示波器测试各个电源方案进行对比。通过调整

1，今天没有出视频。基本上什么也没有做。2，下周任务：依旧坚持每天出一个视频，采用XILINX的元件开始板子焊接，采购2034样板元件，并且焊接几个样板进行测试。整理DX的资料，加上总线采集和协议解析部分。1032继续实验几块板，之后在国内便宜卖，不为了赚钱，主要为了尝试了解用户对此产品的反应。开始做LA16的扩展程序，做好频率计，频率发生器，通用IO，以及UART对话终端。

1，LA32要做出来，生产1000套，之后迅速砸出去。2，采购XILINX开发板的FPGA，抓紧安排生产。3，采购LA16的元件，生产1800套，迅速推广开来。整理好原理图。做好可以公布的API等。4，今天没有录制教程，找了ALTERA的VERILOG讲义进行了替代，明天的录制视频任务比较多 1，SPI FLASH的读写 XCF 存储器的读写  2，38译码器的实验  3，如何安装MO

1，今天过得感觉比较漫长，6点多起来，不到7点跟老婆一起赶集，买了些蔬菜，水果。之后就去公司，8点半到了公司。2，最近心情放松了一些，来回上下班听歌，有时候也跟着唱，有时候大声唱，感觉找谱有点难，2，3年没有K歌了。所以说要多联。3，说起多练习，我最近给小宝宝念故事，念了1个月了，每晚上都念一块，很有感情，声音也很大。我今天尝录制视频，一边屏幕录象，一面讲ISE的安装，之后放一下听自己的声

/* ------------------------------------------------------------------------ * * file:        base64_stringencode.c v1.0                                  * * purpose:     tests encoding/decoding st

1，  新建工程，设置目录，选择原件。2，  新建代码，输入VERILOG代码，检查代码。3，  新建用户约束文件，锁定FPGA对应的管脚。4，  综合，映射，布线，布局，生成比特流文件（BIT为后缀）。5，  下载BIT文件到FPGA板子上运行验证设计是否正确。6，  将BIT文件生成PROM文件。注意BIT文件和PROM文件的区别和联系：A，

1，很难得在SIGOK项目里面看到有自己优快云博客的连接。2，今天写点东西整理一下自己的思路。3，别人看了也许没有意义，或许没有太多必要看下去。4，今天搞定了4字的并行触发处理，但是现在只能精确到四字所在块，而不能确定是哪个字，这点需要继续改建，但是不是很关键的问题，可以一放。5，可以避繁就简，做一个电平和边缘都是一次触发的版本。很高级的事件触发，很少有人用到。6，同样的茶叶

很好的I2C 驱动 IO模拟