| 数据到达时间 | DAT=启动沿+Tclk1+Tco+Tdata； |
| 数据保持需要时间 | DRTh=锁存沿+Tclk2+Th |
| 建立时间裕量（Setup Slack） | Setup Slack=DRTsu-DAT |
| 保持时间裕量（hold slack） | hold slack = DAT – DRTh |
FPGA设计-时序约束
| 数据到达时间 | DAT=启动沿+Tclk1+Tco+Tdata； |
| 数据保持需要时间 | DRTh=锁存沿+Tclk2+Th |
| 建立时间裕量（Setup Slack） | Setup Slack=DRTsu-DAT |
| 保持时间裕量（hold slack） | hold slack = DAT – DRTh |
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
扫一扫
