Xilinx PCIe IP核示例工程代码分析与仿真

原创 已于 2022-05-03 08:55:16 修改 · 置顶 · 1.8w 阅读 · 273 ·
CC 4.0 BY-SA版权
欢迎点赞哦!
文章标签：

#Xilinx #PCIe

于 2021-10-08 20:35:40 首次发布
该博客详细介绍了PCIe的基础知识和Xilinx相关IP核的使用，包括PCIe数据链路与拓扑结构、PCIe IP核配置、工程仿真以及测试案例。通过分析PCIe IP核的配置参数和工程仿真过程，展示了如何进行PCIe BAR的读写测试，同时提供了PCIe配置空间的解析和相关任务的功能说明。通过仿真，验证了PCIe链路速度、宽度的检查以及BAR空间的正确映射和读写操作。

PCIe学习笔记系列：

  1. PCIe基础知识及Xilinx相关IP核介绍
    概念了解：简单学习PCIe的数据链路与拓扑结构，另外看看有什么相关的IP核。
  2. 【PG054】7 Series Integrated Block for PCI Express IP核的学习
    基础学习：关于Pcie IP核的数据手册，学习PCIe相关的IP核的配置参数及其对应的含义。
  3. Xilinx PCIe IP核示例工程代码分析与仿真
    基础学习：关于PCIe IP核的仿真，学习PCIe的配置流程以及应用过程。
  4. Xilinx XDMA 例程代码分析与仿真结果
    应用学习：关于Xilinx PCIe DMA IP核的仿真，学习 PCIe DMA 的配置过程以及具体的数据传输流程。
  5. XDMA linux平台调试过程记录
    应用学习：关于XDMA的实际调试过程，可在此基础上定制自己的需求。

目录

【PG054】7 Series Integrated Block for PCI Express IP核的学习中学习了7 Series Integrated Block for PCI Express IP核的一些基础知识，下面通过仿真进一步理解。

1 工程建立

只进行仿真设计，随便配置成Endpoint器件就行。

1 page1：Basic

在这里插入图片描述

2 page2: IDs

在这里插入图片描述

3 page3: BARs

在这里插入图片描述

4 page4: Core Capabilities

在这里插入图片描述

5 page5: Interrupts

在这里插入图片描述

设置好IP核之后，右击IP核打开示例工程：

在这里插入图片描述

示例工程的文件结构：

 xilinx_pcie_2_1_ep_7x
 |
 |--pcie_7x_0_support
 |  |--pcie_7x_0_pipe_clock                                      
 |  |--pcie_7x_0 (Core Top level module Generated by Vivado in synth directory)
 |     |--pcie_7x_v3_3_4_top (Static Top level file) 
 |        |--pcie_7x_v3_3_4_core_top
 |           |
 |           |--pcie_7x_0_pcie_top
 |           |  |
 |           |  |--pcie_7x_0_axi_basic_top
 |           |  |  |
 |           |  |  |--pcie_7x_0_axi_basic_rx
 |           |  |  |  |
 |           |  |  |  |--pcie_7x_0_axi_basic_rx_pipeline
 |           |  |  |  |--pcie_7x_0_axi_basic_rx_null_gen
 |           |  |  |
 |           |  |  |--pcie_7x_0_axi_basic_tx
 |           |  |     |
 |           |  |     |--pcie_7x_0_axi_basic_tx_pipeline
 |           |  |     |--pcie_7x_0_axi_basic_tx_thrtl_ctl
 |           |  |
 |           |  |--pcie_7x_0_pcie_7x
 |           |  |  |
 |           |  |  |--pcie_7x_0_pcie_bram_top_7x
 |           |  |  |  |
 |           |  |  |  |--pcie_7x_0_pcie_brams_7x (an instance each for Rx & Tx)
 |           |  |  |     |
 |           |  |  |     |--pcie_7x_0_pcie_bram_7x
 |           |  |  |
 |           |  |  |--PCIE_2_1 (Integrated Block Instance)
 |           |  |
 |           |  |--pcie_7x_0_pcie_pipe_pipeline
 |           |     |
 |           |     |--pcie_7x_0_pcie_pipe_misc
 |           |     |--pcie_7x_0_pcie_pipe_lane (per lane)
 |           |
 |           |--pcie_7x_0_gt_top
 |              |
 |              |--pcie_7x_0_gt_rx_valid_filter
 |              |
 |              |--pcie_7x_0_pipe_wrapper
 |              |  |
 |              |  |--pcie_7x_0_pipe_reset
 |              |  |--pcie_7x_0_qpll_reset
 |              |  |--pcie_7x_0_pipe_user
 |              |  |--pcie_7x_0_pipe_rate
 |              |  |--pcie_7x_0_pipe_sync
 |              |  |--pcie_7x_0_pipe_drp
 |              |  |--pcie_7x_0_pipe_eq
 |              |  |  |--pcie_7x_0_rxeq_scan
 |              |  |  |
 |              |  |--pcie_7x_0_gt_common
 |              |  |  |--pcie_7x_0_qpll_drp
 |              |  |  |--pcie_7x_0_qpll_wrapper
 |              |  |
 |              |  |--pcie_7x_0_gt_wrapper
 |
 |--pcie_app_7x (PIO design, in example_design directory)
    |
    |--PIO
       |
       |--PIO_EP
       |  |
       |  |--PIO_EP_MEM_ACCESS
       |  |  |
       |  |  |--EP_MEM
       |  |     |
       |  |     |--RAMB36
       |  |
       |  |--PIO_RX_ENGINE
       |  |--PIO_TX_ENGINE
       |
       |--PIO_TO_CTRL

2 工程仿真

2.1 代码分析

再回顾一下示例程序的结构：

在这里插入图片描述

首先打开testbench中的文件pci_exp_usrapp_tx.v, 层次路径为：board/RP/tx_usrapp, 重点关注一个initial块：

在这里插入图片描述

  • 308行：这里指定了测试任务的名称为pio_writeReadBack_test0。
  • 324行：这里通过调用TSK_USR_DATA_SETUP_SEQ任务对DATA_STORE进行初始化。
  • 332行：这里通过文件包含命令``include "tests.vh"添加了有关测试任务的具体内容。注意verilog的文件包含与c有区别，verilog是直接把tests.vh中的内容直接搬过来，打开tests.vh可以看到只有一句代码：\include “sample_tests1.vh”, sample_tests1.vh中的就是具体的每个测试任务的内容了：

在这里插入图片描述

其中，名为pio_writeReadBack_test0的测试任务的具体内容为：

else if(testname == "pio_writeReadBack_test0")
begin

    // This test performs a 32 bit write to a 32 bit Memory space and performs a read back

    board.RP.tx_usrapp.TSK_SIMULATION_TIMEOUT(10050);

    board.RP.tx_usrapp.TSK_SYSTEM_INITIALIZATION;

    board.RP.tx_usrapp.TSK_BAR_INIT;

//--------------------------------------------------------------------------
// Event : Testing BARs
//--------------------------------------------------------------------------

        for (board.RP.tx_usrapp.ii = 0; board.RP.tx_usrapp.ii <= 6; board.RP.tx_usrapp.ii =
            board.RP.tx_usrapp.ii + 1) begin
            if (board.RP.tx_usrapp.BAR_INIT_P_BAR_ENABLED[board.RP.tx_usrapp.ii] > 2'b00) // bar is enabled
               case(board.RP.tx_usrapp.BAR_INIT_P_BAR_ENABLED[board.RP.tx_usrapp.ii])
                   2'b01 : // IO SPACE
                        begin

                          $display("[%t] : Transmitting TLPs to IO Space BAR %x", $realtime, board.RP.tx_usrapp.ii);

                          //--------------------------------------------------------------------------
                          // Event : IO Write bit TLP
                          //--------------------------------------------------------------------------



                          board.RP.tx_usrapp.TSK_TX_IO_WRITE(board.RP.tx_usrapp.DEFAULT_TAG,
最低0.47元/天 解锁文章
Xilinx PCIe IP核接口详解
qq_37934722的博客
05-22 3161
这是因为PCIe总线拥有极高的带宽、低延迟和可靠性。因此，Xilinx也提供了自己的PCIe IPs，以便在FPGA上实现PCIe接口。Xilinx的PCIe IP核支持PCIe Gen 1、Gen 2、Gen 3和Gen 4协议。同时，它还能够与许多其他Xilinx IP核集成，如DMA和AXI总线互连IP核。Xilinx PCIe IP核的配置空间包括两部分：配置状态寄存器（CSR）和扩展配置空间。总之，Xilinx PCIe IP核提供了可靠且高带宽的PCIe总线接口，可用于各种FPGA应用。
xilinx PCIE仿真
04-12
个人收集资料亲自仿真过的PCIE的modelsim仿真
Xilinx XDMA 例程代码分析与仿真结果
w0shishabi的博客
10-25 2万+
目录1 IP核的配置1.1 Basic1.2 PCIe ID1.3 PCIe:BARs1.4 PCIe:MISC1.5 PCIe:DMA2 生成IP核的例程2.1 例程结构2.2 例程的仿真2.2.1 测试用例2.2.2 仿真过程2.2.3 Descriptor Bypass 模式2.4 测试任务3 仿真结果3.1 tx_usrapp:pci_exp_usrapp_tx中的初始化3.2 sample_tests.vh中测试用例的仿真流程4 总结5 附件5.1 Modelsim波形文件5.2 Modelsim
PCI Verilog源码测试平台设计与实现
最新发布
weixin_36296444的博客
09-12 776
PCI地址空间是PCI设备与系统内存之间进行数据交换的核心机制。它不仅包括了设备内部寄存器的访问空间（配置空间），还包括了设备用于访问系统内存的地址区域（内存空间和I/O空间）。理解PCI地址空间的结构与映射机制，是掌握PCI通信原理的第一步。PCI总线中的关键信号包括：信号名称方向描述FRAME#主设备输出指示事务的开始与结束IRDY#主设备输出表示主设备准备好发送数据TRDY#从设备输出表示从设备准备好接收或发送数据。
FPGA PCIE IP核(7 Series Integrated Block for PCI Express)学习日志
qq_43976084的博客
05-30 1296
IP核给到我们USER的数据统一称为TLP，TLP的组成是。这个时序是非常非常重要的，因为知道了TLP的时序，我们就能接收和解析TLP了，而且同样地，如果主设备下发一个READ TLP，我们需要返还一个Completion TLP，也是通过AXI 接口来给给到IP核，也就是图三中最左边的那组信号线s_axis_tx，s_axis_tx的六根信号线其中除了s_axis_tx_tready以外，其他的五个信号都需要我们USER来驱动，就如同IP核驱动m_axis_rx的五个信号线一样，所以这里我就先不说了。
xilinx PCIe PIO工程仿真及验证
superC的博客
11-28 5595
验证环境 window 10系统 vivado 2017.4 KC705开发板 验证目的 1）通过xilinx提供的PIOexample 入门pcie。 2）抓取pcietlp报文，学习TLP报文。 背景知识 首先了解一下pcie的应用，在PCIE中有两种数据传输方式： DMA(Direct Memory Access)，直接内存访问，在该模式下，数据传送不是由CPU负...
【PG054】7 Series Integrated Block for PCI Express IP核的学习
w0shishabi的博客
10-08 1万+
1 IP核说明 结构： 主要的接口： 系统接口（SYS）。 PCIe接口（PCI_EXP）。 配置接口（CFG）。 事务接口（AXI-Stream）。 物理层控制与状态接口（PL）。 该模块以数据包的形式与各模块进行通信。从发送到接收组件，携带信息（指的是用户的信息）的数据包在事务层以及数据链路层形成。在发送的过程中加了一些其他的必要的信息（各层处理数据包需要的信息）。在接收端，接收单元的每一层处理进入的包，剥离相关信息并将包转发给下一层。 1.1 遵循的标准 《PCI Express Base Sp
Xilinx-7系列PCIe-IP核用户手册
04-19
Xilinx-7系列PCIe-IP核用户手册，含有笔记
基于 xilinx vivado 的PCIE ip核设置与例程代码详解
热门推荐
风中月隐的博客——FPGA加速者
01-03 2万+
1.概述 本文是用于总结PCIE ip例程的学习成果。主要是从ip的设置，ip核的例程代码构成及其来源两方面介绍pcie的使用情况。 2.参考文档 《pg054-7series-pcie》 《PCI_Express_Base_Specification_Revision_3.0》 3. pcie ip设置 3.1 本例程使用环境 编译环境：vivado 2017.4 ...
Xilinx PCIE DMA仿真示例代码解析
描述“基于Xilinx PCIE 进行DMA仿真，提供testcase代码示例，可以基于xapp1052验证DMA 仿真。有需要的，可以参考我的博客：https://blog.youkuaiyun.com/qq_22168673/article/details/90760661”提供了以下知识点： 1. **...
PCIe基础知识及Xilinx相关IP核介绍
w0shishabi的博客
05-03 2万+
补发以下以前学习PCIe总结的知识。 文章目录1 关于PCIe DMA IP核1.1 PCIe 基础1.2 PCIe相关IP核 1 关于PCIe DMA IP核 1.1 PCIe 基础 PCI Express总线是为了取代PCI总线的第三代I/O技术，但是对于系统软件，PCIe是向前兼容PCI总线的，理解PCIe总线必须建立在深刻理解PCI总线的基础志上，这里由于我也是初学者，不深入展开。 为了完成XDMA的测试，有一些基本的概念就可以，如果需要后面的开发应用，就需要系统的学习一下。 点到点的数据传输
在Modelsim中独立调用Vivado的PCIE IP核仿真测试的方法
qq_33300585的博客
12-02 1258
在Modelsim中独立调用Vivado的PCIE IP核仿真测试的方法
Xilinx中PCIe简介以及IP核XDMA的使用
bingcheby的博客
02-20 5865
例如：第一章 PCIe简介以及IP核的使用总线架构PCIe 总线架构与以太网的 OSI 模型类似，是一种分层协议架构， 分为事务层(Transaction Layer)、 数据链路层(Data Link Layer) 和物理层(Physical Layer)。这些层中的每一层都分为两部分：一部分处理出站（要发送的）信息，另一部分处理入站（接收的）信息。事务层事务层的主要责任是事务层包 TLP(Transaction Layer Packet)的组装和拆卸。
XILINX PCIE IP核的开发学习笔记
qq_41848247的博客
05-21 915
XILINX PCIE IP核的开发学习笔记 转载于： 使用Xilinx IP核进行PCIE开发学习笔记（一）简介篇 https://zhuanlan.zhihu.com/p/32786076 使用Xilinx IP核进行PCIE开发学习笔记（二）TLP类型介绍篇 https://zhuanlan.zhihu.com/p/34096340 使用Xilinx IP核进行PCIE开发学习笔记（三）TLP路由篇 https://zhuanlan.zhihu.com/p/34102031 ...
Xilinx FPGA PCIe | XDMA IP 核 / 应用 / 测试 / 实践
u013669912的博客
05-09 5837
……
XILINXPCIE关于xapp1052的仿真和使用
FPGA开发 | 高速接口与数字IC设计
11-18 7437
平台：vivado2017.4芯片：xc7k325tfbg676-2 (active)关于PCIE的开发学习。使用xilinx官方提供的IP核。第一种方式是基于PCIE_PIO的分析，可以实现简单的读写功能。使用7 Series PCI Express v3.3 IP core 的设计，使用方法我已经放在上一个博客之中。(294条消息) PCIE实现PIO模式寄存器读写调试记录_hy_520520的博客-优快云博客_pcie接口调试第二种方式是使用XAPP1052，其作为最古老的一种开发方式，可以让使用者
Xilinx 7系列FPGA PCI Express IP核简介
FPGA_Designer
10-23 3252
Xilinx®7系列FPGA集成了新一代PCI Express集成块，支持8.0Gb/s数据速率的PCI Express 3.0。本文介绍了7系列FPGA PCIe Gen3的应用接口及一些特性。
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ChipWeaver

觉得有用的话点个赞吧 :)

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值