PCIe基础知识及Xilinx相关IP核介绍

补发以下以前学习PCIe总结的知识。

PCIe学习笔记系列：

1. PCIe基础知识及Xilinx相关IP核介绍
   概念了解：简单学习PCIe的数据链路与拓扑结构，另外看看有什么相关的IP核。
2. 【PG054】7 Series Integrated Block for PCI Express IP核的学习
   基础学习：关于Pcie IP核的数据手册，学习PCIe相关的IP核的配置参数及其对应的含义。
3. Xilinx PCIe IP核示例工程代码分析与仿真
   基础学习：关于PCIe IP核的仿真，学习PCIe的配置流程以及应用过程。
4. Xilinx XDMA 例程代码分析与仿真结果
   应用学习：关于Xilinx PCIe DMA IP核的仿真，学习 PCIe DMA 的配置过程以及具体的数据传输流程。
5. XDMA linux平台调试过程记录
   应用学习：关于XDMA的实际调试过程，可在此基础上定制自己的需求。

---

1 关于PCIe DMA IP核

1.1 PCIe 基础

PCI Express总线是为了取代PCI总线的第三代I/O技术，但是对于系统软件，PCIe是向前兼容PCI总线的，理解PCIe总线必须建立在深刻理解PCI总线的基础志上，这里由于我也是初学者，不深入展开。

为了完成XDMA的测试，有一些基本的概念就可以，如果需要后面的开发应用，就需要系统的学习一下。

1. 点到点的数据传输

• PCIe总线的物理链路的一个数据通路（lane）中，有两组差分信号。
• PCIe总线物理链路间的数据传送使用基于时钟的同步传送机制，但是在物理链路中没有时钟，在接收端使用时钟恢复模块（clock data recovery，CDR）提取接收时钟。
• PCIe链路可以由多条lane组成，即PCIe x2 x4 x8分别代表有2，4，8条lane。

2. PCIe总线使用的信号

• 这里主要是注意PCIe设备与PCIe插槽都具有REFCLK+/-信号，PCIe插槽使用这组信号与处理器系统同步。
• PCIe插槽向下兼容，比如PCIex2,x4都可以插x8的插槽。

3. PCIe总线的层次结构
   上面的层次组成结构图展示了PCIe总线的层次组成结构。

数据报文首先经过事务层（Transaction layer），数据链路层（data link la