VIvado与Modelsim联合仿真，修改代码后不退出重新仿真

最新推荐文章于 2025-06-21 22:25:08 发布
原创 最新推荐文章于 2025-06-21 22:25:08 发布 · 6k 阅读 · 73 ·
CC 4.0 BY-SA版权
欢迎点赞哦!
文章标签：

#verilog #fpga

本文介绍了在Vivado和ISE中如何更改库设置，以及编译和仿真修改后的代码。重点在于如何正确选择默认库，如Vivado的xli_defaultlib和ISE的work库。此外，还分享了如何使用控制台命令如restart、run100us进行仿真控制，对于提升 FPGA 开发效率具有实用价值。

修改代码后：

  1. 找到工程对应的library。
    在这里插入图片描述

Vivado默认的库是xli_defaultlib
Ise默认的库是work
2. 选中修改后的源文件并右击编译。
在这里插入图片描述

  1. 点击重新仿真或者输入restart命令。

在这里插入图片描述

  1. 重新开始仿真。
    Tips：熟练运用 restart、run 100us(时间与单位，可以为us，ns，ms)，quit等控制台命令。
vivado时序出错的解决方法
kunerexia的博客
07-31 1万+
这几天一直改程序，请教师兄帮我解决了一些时序上的问题。 由于现在项目里用的是200M时钟，所以会出现很多时序问题，下面一一举例。 问题1：逻辑级数太高导致Net Delay过高，该问题显示在时许报告的Levels列下，如图1所示。（这里我已经解决了问题，图片只是指出Levels） 图1 导致该问题出现的有两种情况， 第一种是由于程序中自己写的逻辑级数过高，比如：assign a = cb + de ，这种情况在高速时钟下是会导致时序问题。讲一下我自己遇到的问题吧，reg_q <= -fifo_out;
如何解决Vivado仿真时提示：另一个程序正在使用此文件 behavxsimsimulate.log
热门推荐
qq_22003061的博客
09-05 1万+
xilinx vivado simulate.log文件占用问题
解决Vivado和ModelSim联合仿真时，重复关闭打开ModelSim的小技巧
最新发布
m0_58679714的博客
06-21 525
解决Vivado和ModelSim联合仿真时需要频繁打开关闭ModelSim的问题
【Vivado那些事儿】Vivado环境一览
Smart_Devil的博客
12-01 3322
前言 在我看来，用好一个工具的前提，就需要对工具有比较清晰的认识，不然对工具都不熟悉，遇到一些关乎工具上的问题时，会根本无从下手，也会在一定程度上影响项目的开发，所以很多时候，在进行一些项目的时候，团队里使用的开发工具的版本都会进行一定的统一，而不能一味的追求新版本，就是为了减少工具引起问题，从而提高项目进展速度。（PS：个人使用就看你自己的心情了） 工程直接使用的Example Project里的BFT那个，本篇主要对Vivado工程界面进行学习，其他的就不多说了，直接开始本篇的内容吧~ 整体界面 一个建
vivado联合Modelsim仿真代码修改后重新快速仿真
Cuiwenqicn的博客
04-10 620
在modelsim的libirary选项栏里有一个xil_defaultlib文件夹，里面有自己的仿真文件，修改了哪个就recompile再重新仿真就行，不需要关掉软件。
vivado修改了.v文件怎么重新进行RTL描述和分析
m0_74102824的博客
03-31 872
实际很简单就是在RTL ANALYSIS选项右键然后点击Reload Design就可以了。
vivado与modelsim联合仿真
Thousand_drive的博客
02-28 2257
vivado自带的xsim仿真器其实已经可以满足大部分的仿真需求，但是我在进行图像仿真时通过系统函数$fopen(PIC_PATH,“rb”);来打开bmp图像一直报错，返回值-20000，网上找了一圈没有解决，已经排除是路径问题，相同的代码通过modelsim可以正常仿真，但每次都要单独打开modelsim比较麻烦，所以这里记录一下vivado和modelsim联合仿真的步骤。仿真在数字电路设计中是必不可少的工具，它有助于验证设计的功能和性能，发现和纠正错误，优化设计流程，提高设计效率和质量。
vivado与modelsim的联合仿真教程.pdf
08-25
在现代数字电路设计和验证中，使用Vivado与ModelSim进行联合仿真是一种常见且高效的实践。Vivado是由Xilinx推出的一款集成设计环境，广泛应用于FPGA和SoC的设计中，它集成了强大的综合、实现和仿真工具。ModelSim是...
vivado和modelsim 联合仿真，修改vivado中代码不重启modelsim，进行仿真
weixin_41895751的博客
08-31 1762
在使用modelsim时候，我们往往需要根据仿真情况来修改代码。modelsim 仿真速度高，在做图像处理算法仿真的时候，由于需要加载图片数据，并且需要大量计算，modelsim 的使用加快仿真。在modelsim的编译库里面找到xil_defaultlib ,展开列表。在展开的列表中找到修改的源文件，右击，点击recomplie，进行重新编译。
vivado和modelsim联合仿真
m0_50793313的博客
01-15 7492
Language可以选择VHDL、verilog或者两者都编译出来，Compile Xilinx IP则是对所有的IP核都生成仿真库，但有时候仿真的都是自己写的代码，不涉及IP核的话，也可以不编译。建议现在vivado上进行综合，检测语法错误，然后点击simulation->Run Simulation->Run Behavioral Simulation即可自动弹出modelsim，如果不能自动弹出可以检查是否已经将modelsim加入环境变量。当你编译仿真库时，vivado会有提示的。
vivado 2018.2与modelsim的联合仿真
08-27
vivado 2018.2 与 modelsim 的联合仿真 Vivado 2018.2 是 Xilinx 推出的 FPGA 设计工具，提供了强大的设计和仿真功能。然而，在使用 Vivado 2018.2 时，用户可能会发现其自带的仿真工具速度较慢。为了提高仿真速度...
vivado与modelsim联合仿真之改动代码后不用关闭modelsim重新启动
qq_35686518的博客
08-30 1767
在vivado与modelsim联合仿真过程中，经常会对着波形改动自己的代码，我之前都是改动代码并保存之后关闭modelsim，在vivado里面重新点击run simulation 来重新唤醒modelsim。如下图所示：后面代码复杂之后，每次重新唤醒modelsim都要很长时间。如何不关闭modelsm在modelsim里面重新编译代码呢？
ISE 14.7与modelsim10.1 SE交互仿真时，波形重加载方法
qq_36033382的博客
09-20 1719
最近开始玩FPGA，使用的是XILINX公司的ISE14.7进行VHDL的编写，和modelsim10.1 SE进行交互式的波形仿真。 刚开始的时候，每次编好VHDL文件后，仿真波形时都是点击Simulate Behavioral Mdoel来打开modelsim10.1 SE，然后就可以看到仿真波形。但是每次更改波形测试文件后，都需要重新点击Simulate Behavioral Mdoel来打...
新建vivado工程仿真或修改原仿真代码后，仿真波形不更新问题（已解决）
weixin_45804874的博客
10-20 5014
新建vivado工程仿真或修改原仿真代码后，仿真波形不更新问题（已解决） 如果是在原代码上进行修改，在SIMULATION选项上右键 先Close Simulation，再Reset Behavioral Simulation，再重新Run Simulation就好了 如果是新建了一个仿真文件，就进入Simulation Settings 修改如图红框所示的仿真文件名，再选择Relaunch Simulation就好了 ...
Modelsim联和仿真时tb文件出错之后，修改完简便操作继续运行，无需重启
electron的博客
03-05 1656
Quartus II 使用 modelsim 仿真 联和仿真的时候，如果tb文件有错，比如这里少了个分号，那work 下面直接没有tb文件，我改完之后只能关掉modelsim重新联和仿真，这样就太慢了，有什么其他快捷方法吗？ 答： 在transcript里面按键盘↑键选择运行指令(一般都能编译成功)， 如果不能再退出modelsim再运行。 （解释看文章最开始给出的连接引用文章） ...
modelsim 编译后修改程序_【源码】手把手教你用Python实现Vivado和ModelSim仿真自动化...
weixin_39898248的博客
11-20 728
欢迎FPGA工程师加入官方微信技术群点击蓝字关注我们FPGA之家-中国最好最大的FPGA纯工程师社群芯片设计从RTL代码一直到最后流片的GDSII文件，都是文本文件，因此，掌握文本分析处理语言是集成电路设计的一项重要的基本功。本公众号一直致力于推广采用文本分析工具来提升仿真和综合效率的方法。详见本公众号专辑《芯片设计课程及相关实验》。本文是孙义雯同学采用Python语言实现的Vivado...
ISE修改程序后，不必关闭modelsim重新打开！！！
swang_shan的博客
07-12 5350
1、 修改程序后重新仿真。 使用命令 do testbench_name.fdo 即可重新加载，不必关掉modelsim重新打开。 testbench_name为测试文件的名字。 2、 保存当前查看的信号 在当前查看的wave界面点击保存，或者file---save format。保存名称自定。 重新加载modelsim时，使用命令do wave_name.do 即可重新加载。 ...
quartus调用modelsim仿真每次都要重新打开modelsim吗？联合仿真每次都要关闭modelsim再重新打开吗？
果果小师弟的博客
07-06 1490
我们修改Testbench后，或者在Quartus修改了verilog程序重新编译后，一定要关掉modelsim，然后在 QuartusII里面重新点一次仿真的按钮吗？ 当然不用。那么，应该怎么做呢？ 如图：这是点击联合仿真后，完成了的界面。把鼠标移到左下方，Transcript栏目框中，最下面指令一栏，然后按键盘的上（↑）按键，就会出现一条指令。这就是联合仿真调用的指令。修改完testbench后，或者修改了verilog程序重新编译后，在modelsim下面按一下“↑”翻到这条指令，然后再敲一下回车就.
modelsim联合仿真时不需要每次源程序更改后关闭modelsim重启仿真的方法
qq_33239106的博客
03-26 7757
在使用modelsim时，每次更改了源程序我都要关闭上一次的modelsim，才能重新仿真更改后的程序（刚开始学的时候，那个老师教的说这种方法只能每次关闭了，重新仿真），很麻烦。然后实在仿真次数太多了，实在受不了。然后就仔细研究了一下有没有不需要关闭modelsim的方法。不负有心人，找到啦！ ** 一；如何在不关闭modelsim的情况下对修改的程序进行仿真 ** 1.源程序修改，保存。我是用的quartus II ，每次修改完，我会编译一次。 2.modelsim 的界面，如下图（work在librar
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

ChipWeaver

觉得有用的话点个赞吧 :)

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值