- 博客(96)
- 收藏
- 关注
RSS订阅原创 安装了pytorch，但VScode运行的时候报错，显示无torch模块
code-runner.executorMap”: 会出现很多语句就代表设置成功。文件-首选项-设置-扩展-Python-在settings.jason中编辑。5、保存，重新打开vscode即可。
2025-03-22 16:56:23
447
原创 word中老是有一个空白页删不掉
如果一个文档里出现了很多空白页，那么我们可以用替换功能来把它们批量删除，就不用一个一个去删了。按Ctrl+H键直接打开查找替换的窗口，在【特殊格式】里选择【手动分页符】，然后点击全部替换，就可以把所有空白页删除。如果空白页只有一行，而且还删不掉，我们可以在这一行点击鼠标右键，在【段落】中对【行距】进行设置，我们把行距设置为【固定值】【1磅】，这样就空白页就没了。如果空白页是出现在最后一页的话，一般的删除方法是可行的，我们可以直接按Backspace或者Delete直接删除。4、分页符空白页删除方法。
2025-03-17 09:49:26
1452
原创 FPGA使用Verilog HDL设计分频器
本次实验中，将always块中的敏感事件写错了，经过仿真结果找出问题；在秒表计数的if-else语句中将计数的变量搞错，导致不能正确的实现秒表过一秒加一的操作，通过本次实验，我不仅掌握了使用Vivado软件进行综合、仿真、布线、下载和测试的方法，也加强了对Verilog HDL语言的掌握和应用能力。
2024-07-22 13:03:32
793
原创 FPGA使用Verilog HDL设计选择器
本次实验旨在通过Vivado软件设计一个四选一数据选择器，并对其进行仿真，以加深对Verilog HDL语言的理解和实践能力。在完成实验过程中，我学会了如何使用Vivado软件进行设计和仿真，以及如何下载FPGA程序。使用Verilog HDL语言编写了一个四选一数据选择器的功能。在设计过程中，我考虑了数据选择器的输入端口、输出端口以及逻辑功能，确保了设计的正确性和完整性。我对设计进行了仿真，验证了数据选择器的功能和正确性。通过仿真结果，我确认了设计的准确性，并对其进行了必要的调试和优化。
2024-07-22 12:58:06
1053
原创 Pytorch实现图像分类-水果数据集分类--深度学习大作业
本次深度学习大作业，我使用AlexNet模型对数据集中的两部分水果和蔬菜图片进行分类在实验中由于使用AlexNet网络对RGB图像进行图像分类，所以不是灰度图像的输入通道为1，而是改成3，一开始没想到这点，然后对于模型的输出来说，由于我是在电脑上跑的，内存不太够，我对于Fruits-360数据集进行删减，最后剩下两个类别，所以模型的输出应该改成2，然后还有一些训练过程中的错误，实现了深度学习的图像分类，锻炼了实践能力以及综合能力。
2024-07-22 12:40:20
730
原创 实验四 循环神经网络实现文本分类
编程实现一个简单的循环神经网络模型，并使用该模型进行文本生成或分类。要求代码格式规范，注释齐全，程序可正常运行。隐藏层：采用线性层(nn.Linear)结合前一时刻的隐藏状态和当前输入，学习序列特征。激活函数：输出层后使用nn.LogSoftmax进行概率分布的归一化。输出层：同样使用线性层，输出国家类别的概率分布。输入层：接收独热编码的字符表示。
2024-06-30 17:07:31
117
原创 实验三 残差网络设计实现
接下来，模型添加了4个ResNet模块（resnet_block1至resnet_block4）。每个残差块包含两个3x3的卷积层，并在需要时使用1x1的卷积层进行维度匹配。这个卷积层包括一个7x7的卷积核，步幅为2，使用ReLU激活函数，并进行批归一化和最大池化操作，以减小输入图像的尺寸。在ResNet模块之后，模型添加了一个全局平均池化层（global_avg_pool）来降低特征图的空间维度，得到一个大小为512的特征向量。编程实现ResNet网络模型，并使用该模型对给定的数据进行分类实验。
2024-06-30 17:02:45
156
原创 实验二 AlexNet网络设计实现
编程实现AlexNet网络模型，用于对给定的数据进行分类。要求代码格式规范，注释齐全，程序可正常运行。层全连接隐藏层，以及。
2024-06-30 16:57:54
262
原创 实验1 多层感知器设计（MLP）
设计一个多层感知器，用于对给定的数据进行分类。要求代码格式规范，注释齐全，程序可正常运行。实验设计一个多层感知机，三层机构，只含一个隐藏层，输入层，隐藏层，输出层。如果要适应自己的电脑，要将路径改成自己的文件路径。
2024-06-30 16:53:42
123
原创 AttributeError: ‘AlexNet‘ object has no attribute ‘module‘
如果你想确保模型能够在单GPU和多GPU环境间灵活切换，可以考虑在保存和加载模型时做一些条件判断，例如在模型训练结束且使用了 `DataParallel` 时，通过 `model.module.state_dict()` 保存状态字典，而在加载模型时根据实际需求决定是否需要使用 `nn.DataParallel` 再次包装模型。1. 模型未使用 `nn.DataParallel`：如前面解释的，`module` 属性通常在使用 `nn.DataParallel` 包装模型后才存在。
2024-06-21 16:12:44
497
原创 ecursionError: maximum recursion depth exceeded while calling a Python object
在你的代码中，这个错误可能发生在 `_get_fc_input_size` 方法里。这个方法在构造函数中被调用，并且它试图创建一个 `AlexNet` 实例来计算全连接层的输入尺寸。在这个修正中，`_get_fc_input_size` 方法不再创建新的 `AlexNet` 实例，而是直接使用 `self.conv` 来获取卷积层的输出，然后计算这个输出在展平后的大小。要解决这个问题，你应该避免在 `_get_fc_input_size` 方法中创建新的 `AlexNet` 实例。
2024-06-08 14:07:30
686
1
原创 RuntimeError: mat1 and mat2 shapes cannot be multiplied (64x1024 and 186624x4096)
这可能是因为 `AlexNet` 模型的全连接层参数设置不正确，或者 `_get_fc_input_size` 方法计算出的输入尺寸不正确。这可能是因为 `AlexNet` 模型的卷积层参数设置不正确，或者 `_get_fc_input_size` 方法没有正确计算出全连接层的输入尺寸。3.数据维度问题：在将卷积层的输出传递给全连接层之前，需要确保数据的维度是正确的。3. 展平卷积层输出：在将卷积层的输出传递给全连接层之前，确保使用 `view` 或 `flatten` 方法将其展平为一个一维向量。
2024-06-08 14:05:37
4046
原创 VSCode复制代码到word时将原来的格式也带入
4.勾掉Copy wiyh syntax highlighting就可以了。3.在搜索文本框直接搜索copy。1.文件+首选项+设置。
2024-06-08 13:55:33
1815
原创 vscode中选择pytorch虚拟环境中库没有导入报错，但是本机命令行下载过了
这个的原因是你的matplotlib库是下载到本机的python上但是pytorch框架上的是没有这个库的，此时应该打开ananconda promopt。然后pip install matplotlib就下载成功，这时候就发现这个库就下载到了pytorch的虚拟环境当中,代码也就不会报错了。然后输入activate pytorch转换成pytorch环境。这个时候你会发现matplotlib的库是下载过的，没法下载。
2024-06-05 17:22:18
536
原创 This Python interpreter is in a conda environment
这个警告意味着你正在使用一个conda环境中的Python解释器，但是该环境尚未被激活。在conda中，环境需要被激活后才能够正确加载环境中安装的库和依赖项。如果环境没有被激活，可能会导致无法加载所需的库，或者加载了错误的库版本。因此，警告建议你去激活该环境，以确保你在正确的环境中运行你的代码。2.输入conda info --envs，查看Anaconda的位置，复制base后面的位置信息。1，以管理员的身份运行CMD，先验证你的python版本。今天在查看python版本的时候出现警告。
2024-06-04 11:29:30
1652
原创 解决conda activate报错IMPORTANT: You may need to close and restart your shell after running ‘conda init‘
有时候，你可能需要关闭并重新启动你的shell才能使这些更改生效。你可以通过点击左上角的关闭按钮或者使用快捷键（例如Ctrl+D在Linux或macOS上，或者Ctrl+Z在Windows上）来关闭你的shell。这个命令会帮助你初始化conda，以便于在启动新的shell会话时自动加载conda。这个命令应该在你的终端中运行，而不是在已经打开的shell会话中。运行命令后，你的终端应该会更新一些配置文件。2.如果你看到了conda的版本号，那就说明你已经成功安装了conda。
2024-06-04 11:24:14
882
原创 vscode找不到settings.json
2.输入settings.json就可以直接进入了。看了很多解决但是解决不了问题，后来输入整个才可以。
2024-06-04 11:01:10
2287
原创 ImportError: cannot import name ‘Self‘ from ‘typing_extensions‘ (F:\Anaconda\lib\site-packages\typin
【代码】ImportError: cannot import name ‘Self‘ from ‘typing_extensions‘ (F:\Anaconda\lib\site-packages\typin。
2024-05-15 14:41:15
604
原创 思科 Packet Tracer 实验八 DHCP基本配置（以路由为中继）
2）由于使用DHCP‘协议动态配置ip，所以除了DHCP服务器和路由器接口外其他的主机，服务器的ip地址都是动态分配的，所以我们先配置DHCP服务器的ip。4）然后配置rip协议，毕竟有两个路由器，不然没法沟通对不，我们应该使用路由选择协议，rip适合小型的网络，实验就挑个简单的喽，配置也是很简单，举个例子。拿路由器3举例，直接配置每个要用的接口就可以了，记得ip地址不要配错，然后打开接口就可以了。在DHCP服务器上启动并配置DHCP服务，相关配置如下图。的工作原理及基本配置。
2024-04-22 22:19:45
2619
原创 P1996 约瑟夫问题-队列
�n 个人围成一圈，从第一个人开始报数,数到 �m 的人出列，再由下一个人重新从 11 开始报数，数到 �m 的人再出圈，依次类推，直到所有的人都出圈，请输出依次出圈人的编号。输出一行 �n 个整数，按顺序输出每个出圈人的编号。输入两个整数 �,�n,m。这是个典型的队列问题。
2024-04-12 17:17:27
298
原创 P8683 [蓝桥杯 2019 省 B] 后缀表达式
给定 �N 个加号、 �M 个减号以及 �+�+1N+M+1 个整数 �1,�2,⋯ ,��+�+1A1,A2,⋯,AN+M+1，小明想知道在所有由这 �N 个加号、 �M 个减号以及 �+�+1N+M+1 个整数凑出的合法的后缀表达式中，结果最大的是哪一个。第二行包含 �+�+1N+M+1 个整数 �1,�2,⋯ ,��+�+1A1,A2,⋯,AN+M+1。在做的时候还是有个小问题，就是数组的声明最好放在外面，不然我就是三个测试点没过超时了==这个后缀表达式结果是 44，是最大的。
2024-04-12 16:45:12
466
原创 P8598 [蓝桥杯 2013 省 AB] 错误票据
一个整数 �(�<100)N(N<100) 表示后面数据行数，接着读入 �N 行数据，每行数据长度不等，是用空格分开的若干个（不大于 100100 个）正整数（不大于 105105），每个整数代表一个 ID 号。每张票据有唯一的 ID 号，全年所有票据的 ID 号是连续的，但 ID 的开始数码是随机选定的。要求程序首先输入要求程序输出 11 行，含两个整数 �m，�n，用空格分隔，其中，�m 表示断号 ID，�n 表示重号 ID。你的任务是通过编程，找出断号的 ID 和重号的 ID。
2024-04-12 15:23:47
552
原创 stringstream用法
std::stringstream` 是 C++ 标准库中的一个类，它允许你将字符串作为流来处理，从而可以方便地进行字符串的输入和输出操作。主要包括将各种类型的数据转换为字符串以及将字符串转换为各种类型的数据。通过这些操作，你可以方便地进行字符串和其他数据类型之间的转换，以及对字符串进行各种处理。
2024-04-12 14:26:29
755
原创 sort()函数用法
它有三个参数sort(begin, end, cmp)，其中begin为指向待sort()的数组的第一个元素的指针，end为指向待sort()的数组的最后一个元素的下一个位置的指针，cmp参数为排序准则，cmp参数可以不写，如果不写的话，默认从小到大进行排序。如果我们从大到小排序可以将cmp参数写为greater<int>()就是对int数组进行排序，当然<>中我们也可以写double、long、float等等。如果我们需要按照其他的排序准则，那么就需要我们自己定义一个bool类型的函数来传入。
2024-04-12 11:48:29
171
原创 怎么查看DevV++调试过程中变量的值
点击下面添加查看输入你想要看的变量就可以在调试窗口显示出来了。方法一：将鼠标移动到代码变量的上方，就会显示当前变量的值。方法二：视图->浮动报告窗口->出现调试窗口。
2024-04-06 18:35:21
1360
原创 vivado修改了.v文件怎么重新进行RTL描述和分析
实际很简单就是在RTL ANALYSIS选项右键然后点击Reload Design就可以了。
2024-03-31 12:24:50
680
1
原创 VisualStudio删除干净电脑所有的有关文件
我们在使用多个版本的VisualStudio时候，如果卸载某一个版本经常会遇到一些奇奇怪怪的问题，常常卸载不干净，网上有各种各样的方式卸载干净，只有用微软自己的卸载工具VisualStudioUninstaller才可以卸载干净。一次性解决上面遇到的所有问题，然后你就可以安装想要的版本。链接：https://pan.baidu.com/s/1sxq_rDANYN-hbV8J7irDXA?直接解压就可以了，然后点击用管理员身份运行.exe文件。--来自百度网盘超级会员V2的分享。
2024-03-20 17:17:44
514
原创 FPGA Vivado环境下实现D触发器
当时钟 CLK 发生上升沿或下降沿时（取决于D触发器的类型），且使能信号 EN 为高电平时，D触发器根据输入数据 D 来更新其状态。当复位信号 RESET 为高电平时，无论时钟 CLK 和使能信号 EN 的状态如何，触发器均处于复位状态，输出为复位信号的稳定状态。如果是上升沿触发的D触发器，在时钟上升沿时，输入数据 D 的值将被传递到触发器的输出端 Q 中，即 Q = D。如果是下降沿触发的D触发器，在时钟下降沿时，输入数据 D 的值将被传递到触发器的输出端 Q 中，即 Q = D。
2024-03-13 12:25:41
875
fpga综合设计一个基于FPGA的音乐播放器，这个程序包括呼吸灯，电机，蜂鸣器
2024-08-31
电子电路实验PPT+实验报告.zip
2023-07-07
动态链接库和MFC编程.zip
2023-07-07
类与对象，继承，多态，数据共享和安全
2023-07-07
C++实验和实验报告，C++学习所用
2023-07-07
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人