Studying……

ERROR(1):    AP transaction timeout: ACK = 0x01,expected=0x02)ERROR(1):    AP transaction error (DPCTRL_STAT=0xf0000021)ERROR(1):    Could not stop the processor after reset后发现是PL部分没有设置好，Q

今天在调试上位机向下位机发送指令，一直没有调成功。本应该是挺简单一个事，最后自己也是挺郁闷的。1、首先是上位机putty无法输入字符。至于最后怎么好的，自己现在还是糊里糊涂，就算是鬼打墙吧。最后的设置是：    ①、Connect->Serial：按照下位机进行设置。    ②、Window->Translation：Remote character set选择为Use font en

解决putty连接报connection refused 首先查看linux系统是否能正常上网；如果能正常上网说明网络连接正常 然后查看是否开启了ssh服务在终端界面输入：service sshd start。 结果显示:ssh:unrecognized service。 输入查看命令： service ssh status 显示也是 unrecognized servic

文件linux-digilent-3.6-digilent-13.01.zip文件u-boot-digilent-digilent-v2012.04.zip/WORK/Linux_Digilent/linux-digilent-3.6-digilent-13.01/arch/arm1 安装xilinx 编译工具链进入Ubuntu系统，按Ctrl+Alt+T调出Termina

在寻求获得来自处理系统内的赛灵思Zynq®-7000全可编程SoC的最大利益，操作系统将让你更不是一个简单的裸机解决方案。任何开发ZYNQ SoC设计有大量的操作系统可供选择，并根据最终应用程序，你可以选择一个实时版本。一个RTOS是您最好的选择，如果你是在工业，军事，航空航天或在响应时间和可靠的性能要求，以防止生命或伤亡的，或者实现严格的绩效目标等具有挑战性的环境中使用的SoC ZYNQ。

目录知识篇..1Zedboard实现Linux.1中断..1裸机中断实验硬件配置..2oled驱动..2约束..2【Vivado使用误区与进阶】XDC约束技巧—— I/O篇..2教程篇..2何宾网络课堂..2高亚军-vivado入门与提高..2资源篇..2Xilinx官网用户指南地址..2相关博客.

这是因为没有在程序标明xgpio.h的位置。File->Properties->Paths and Symbols。点击Add。找到如下目录E:\Xilinx\SDK\2014.4\data\embeddedsw\XilinxProcessorIPLib\drivers\gpio_v3_01_a\src（即drivers中gpio的目录）点OK，目录添加成功，成

1.      ZedBoard – Connect a 2nd micro-USBcable between the host machine and connector J17 (JTAG)2.      Set the Boot Mode jumpers to Cascaded JTAG Mode3.      Connect a micro-USB cable between th

核心芯片：核心ZYNQ XC7Z020CLG484双核Cortex-A9 MPcore，主频达到667MHz，板载512MB内存12V@3A的电源适配器使用的SD卡中预装了Linaro系统，这是一个为ARM SoC定制的开源Linux系统不同的是ARM PS是可配置，因而硬件信息是不固定的。这也是zynq灵活性的一个表现Zedboard与Zybo都是上海德致伦(Digilent

Tcl介绍Vivado是Xilinx最新的FPGA设计工具，支持7系列以后的FPGA及Zynq 7000的开发。与之前的ISE设计套件相比，Vivado可以说是全新设计的。无论从界面、设置、算法，还是从对使用者思路的要求，都是全新的。看在Vivado上，Tcl已经成为唯一支持的脚本 Tcl（读作tickle）诞生于80年代的加州大学伯克利分校，作为一种简单高效可移植性好的脚本语言，目前已经

Vivado主界面Vivado套件，相当于把ISE、ISim、XPS、PlanAhead、ChipScope和iMPACT等多个独立的套件集合在一个Vivado设计环境中，在这个集合的设计流程下，不同的设计阶段我们采用不同的工具来完成，此时Vivado可以自动变化菜单、工具栏，可以显著提高效率：因为不需要在多个软件间来回切换、调用，白白浪费大量的时间。基于Vivado IP集成器（IPI）

软件平台路径F:\Zedboard资料\重要资料\ZynqSW_v04_student\ZynqSW\2014_4\ZynqDesignZB.xpr\ZynqDesign\ZynqDesign.sdk\Z_system_wrapper_hw_platform_0Drivers的路径：E:\Xilinx\SDK\2014.4\data\embeddedsw\XilinxProcessor

FSBL到位,现在我们准备创建一个启动镜像并引导我们的一个　　从非易失性内存的应用程序。一个完整的引导需要至少三个　　件事:1 FSBL 2. Bitstream 3. ApplicationQSPI 排队串行外设接口 序列周边介面(Queued Serial Peripheral Interface) 队列串行外设接口Xilinx Tools à Create Zynq Boot

SDK提供了一个简单的终端。它是足够简单的文本输出,但你　　可能更喜欢不同的终端像特拉。现在,我们将向您展示如何　　利用SDK终端。选项卡切换到STDIO。选择端口USB UART，设置波特率为115200。这是一个固定的硬件设置由由硬件平台决定，单击Apply,然后点击run。您可以监视的进度下载在右下角　(BaudRate)　　模拟线路信号的速率，也称调制速率，以波形每秒的振荡数来衡量

根据zedboard_CTT_v2013_2_130807 的P17创建一个嵌入式系统 添加ZYNQ7 1、双击以自定义处理系统设置 在重新定制IP窗口的默认视图显示了处理ZYNQ系统框图。该窗口可以编辑ZYNQ的任何财产PS。点击每个页面导航选项的左侧审查在PS属性可编辑。点击在顶栏的预设按钮，选择ZedBoard发展董事会模板，然后单击取消。你不需要申请任何ZedBoard预设，因为这已经

介绍软件要求硬件要求硬件设计步骤1.调用Vivado IDE和创建项目步骤2.创建一个IP集成器设计第3步：添加和设置ZYNQ处理器系统的IP块步骤4.自定义ZYNQ块我们的设计第5步：添加软外设第6步：生成HDL设计文件第7步合成，实施和生成流软件设计步骤1.安装了μC/ OS系统信息库第2步：生成μC/ OS BSP第3步：构建和调试的示范项