Studying……

第1页 核心架构——cortex A8/A9/A5/A15在过去的一年半、两年里，很多人开始丢掉他们以前智能装JAVA程序的多功能机，丢掉操作画面不够方便方面、不够炫丽的老智能机，开始换上能玩画面炫丽、性能强大的Android、IPhone。当然对于大部分非硬件帝的智能手机来说，常常有一些如：刷机、RAM、ROM、SCLD、IPS等新名称的洗礼。因此在这里小编就将玩智能手机

Build出错nios ii ide system setting files creationfailed for creation projectSystem settings file creation failed forapplication project. See error log for detailsnios Ⅱ建工程java.net.MalformedURLE

NIOS开发遇到的error整理 1、出现：make[1]: *** [public.mk]Error 1编译nios ii出错如下:make[1]: *** [public.mk] Error 1make: *** [../MyFirstLed_bsp-recurs-make-lib] Error 2网上有说：To regenerate from

1. 首先要根据address后面的两个地址判断出错的到底是什么器件。一般情况出现错误的大多是存储器。    判断的方法是根据sopc中的地址，或者是system.h中的地址，查找相应出错的器件。2. 检查硬件焊接是否正常。    很多时候有些问题是硬件焊接造成的，这个主要针对的是自己焊接的板子，一旦地址数据总线有任何焊接问题，都会出现verify failed错误。3.

FPGA中，添加一个TTL串口；与STM32串口通信引脚相连。波特率一致； FPGA： void uart_stm32_isr(void *context,alt_u32 id)//中断服务函数{    //i1=0;  alt_u16 status9;  do  {    status9 =IORD_ALTERA_AVALON_UART_STATUS(UA

(一)检查是否安装驱动。(二)下载器是否由红灯变成黄灯/绿灯。如红灯亮一般情况下，JTAG的与电路板VCC没有供电。(三)检查JTAG连接的线序。(四)检查JTAG电路，检查原理图上TMS，TDI，TDO的上拉和下拉电阻是否与datasheet中一致。

释义在进行FPGA设计的过程中，经常会在编译程序时发现有一些warning提示生成了一些latch.Latch,中文译成锁存器，是一种对脉冲电平敏感的存储单元电路，它们可以在特定输入脉冲电平作用下改变状态。锁存，就是把信号暂存以维持某种电平状态。锁存器的最主要作用是缓存，其次完成高速的控制其与慢速的外设的不同步问题，再其次是解决驱动的问题，最后是解决一个 I/O 口既能输出也能输入的问题。

在quartus的破解时，我按照步骤破解，总是不成功。后来发现是修改license的时候出现问题在破解步骤中，修改license文件的时候，将自己的网卡号替换原本的XXXXXXXXX，而我在license setup中的nid是64d954647ad6 , 64d954647ad4 , 4437e67dfa80 , 64d954647ad5，但是这样替换是不对的。而后我只用64

IP核破解与否只是在于license的区别。按照俊龙的方法破解完quartus以后，再把license设置成以下内容即可。FEATURE quartus alterad 2035.12 permanent uncounted 295142B536B3 \HOSTID=64d954647ad4 SIGN="0C8D 31B5 AD64 E1C4 C6F9 1540 5072 \C

Description    Resource Path Location Typemake: *** No rule to make target`Makefile'.  Stop. autofocus_ctrl_v2_0                  C/C++ Problem我的方法是直接删除了makefile文件，结果问题就解决了。 Description    Res

以i2c为例 E:\altera\13.0sp1\nios2eds\components\altera_hal\HAL\inc\sys路径下放i2c_opencores.h和i2c_opencores_regs.hE:\altera\13.0sp1\nios2eds\components\altera_hal\HAL\src   放i2c_opencores.c改E:\alte

nios中偶尔出现了这个错误，后发现dsp文件的配置有错误，在dsp文件右击，选择nios ii---dsp editor打开的dsp edit偶尔选项卡中，在前面三项都选择jtag_uart再次编译工程，不会报错。打开APP工程内的Makefile，寻找C_SRCS关键字，没有的话自己手动加入。然后在后面添加错误的文件C_SRCS += src/debug

原因一nios ide/sdk使用的sopcinfo或者ptf文件和你对fpga配置的文件不是同一个工程建立的.原因二system id不正确。在qsys中删除systemid组件并重新添加，然后generate 解决

Error (176310): Can't place multiple pins assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)Info (176311): Pin o_epcs_sdo is assigned to pin location Pin_6 (IOPAD_X0_Y22_N21)Info (176311): Pin ~ALT

1Quartus iiError (170040): Can't place all RAM cells in design       Info (170034):Selected device has 46 memory locations of type M9K. The current designrequires 55 memory locations of type M9K