TI高精度实验室ADC系列培训视频 第2章 ADC驱动拓扑

原创 已于 2022-01-29 19:11:55 修改 · 1.3k 阅读 · 11 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#数字信号处理

于 2022-01-24 23:29:30 首次发布
本文详细介绍了SAR型ADC的不同输入结构，包括单端输入、伪差分输入、全差分输入和真差分输入的特点及应用场景。此外还对比了电阻型和开关电容型输入阻抗结构的区别。

TI高精度实验室ADC系列培训视频（B站）
TI高精度实验室ADC系列培训视频（21ic）

2.1 SAR型ADC输入类型

单端输入结构的输入信号是相对于地来测量的。在这个例子中AD 的正输入端连接到了输入信号，负端连接到了地。有的器件地线是和内部结构连接在一起，只有一个输入端 。
伪差分输入结构的输入信号是相对于满量程的一半来测量的。在这个例子中满量程为 3V，AD 的负输入端连接到了满量程的一半，即1.5V±100mV。正输入端可以在负输入端的上下进行摆动，产生正负差分输入信号。
因此对于伪差分输入型器件，它的输出数字代码是有符号的，因为它存在正负两种情况。同理，对于单端输入结构，它的输出代码均是无符号的，因为它的所有输入信号都是正的。
在这里插入图片描述
差分信号等于正输入电压减去负输入电压。图中这两个输入电压都是 0V 和 5V，但是它的差分输入范围是±5V。所以差分输入范围是每个输入电压的两倍
共模电压是两个输入电压的平均值，简单的计算方法就是将两个电压相加除以2，共模输入电压是数据转换中非常重要的一个限制参数。
在这里插入图片描述

全差分输入结构：输入差分信号为正输入减去负输入，差分输入范围是两倍的输入电压。在这个例子中每个数端的信号为 0 到 5V，那么差分数范围就是

最低0.47元/天 解锁文章
TI高精度实验室ADC系列培训视频学习笔记 第1章 直流参数和交流参数：输入电容、输入漏电流、输入阻抗、参考电压值、参考电流值、差分非线性DNL、积分非线性INL、失调误差与增益误差
keilzc的博客
12-04 2867
一、直流交流参数 二、ADC输入类型 三、噪声和误差特性 四、频谱泄露和混频 第一章：直流参数和交流参数 第二章：ADC输入类型 第三章：频谱泄露和混叠 1.误差分析背后统计学知识 对于一个均值为0的指标，典型值就是在高斯分布的均值上叠加±1个标准差之后的绝对值。 分布曲线是截断的高斯分布曲线。 三个分布是随机的，不相关的。 不相关的高斯分布标准差可通过计算均方根的方式进行叠加。 2.理解与校准ADC系统的偏移和增益误差 统计最坏情况分析是计算各个误差的均方根值，是评估最坏情况时更合理
TI高精度实验室ADC系列培训视频 第5章 ADC频域分析
keilzc的博客
01-29 2275
第五章：频谱泄露和混叠 任何波形可以分解为无穷的正弦信号叠加，这个无穷的序列叫傅立叶级数。 傅立叶变换就是用公式将时域信号转化为频率的公式的表示方法，而快速傅立叶变换就是FFT的目标是有效的将离散的时域信号转化为频域的数值。 重要的一点基本知识就是N 个点的时域信号会转化为 N 个点的频域信号。 理想的FFT需要无限长的时域信号，而实际的信号总是有限个点数的。FFT 将有限的点数无穷的复制，如果时域的点刚好包含时域波型的周期，那么可以完美的无限复制，但如果不是刚好一个周期，复制的时候就会产生不连续的点，这
TI高速ADC基础 SLAA510（一）
zkf0100007的博客
01-26 1970
本文的目的是介绍高速ADC相关的理论和知识，详细介绍了采样理论、数据手册指标、ADC选型准则和评估方法、时钟抖动和其它一些通用的系统级考虑。另外，一些用户希望通过交织、平均或抖动（dithering）技术进一步提升ADC的性能。 1. 引言 基本的ADC框图和术语如下图所示： 2. 频谱性能术语 SNR：信噪比，是指基频功率与除去直流及前5次谐波的噪底功率之比，有些数据手册可能是要除掉前9次谐波。...
ADS1248/1247(TI) 24位ADC详细配置说明
weixin_43405473的博客
06-28 1万+
ADS1248是TI的一款 24位delta-sigma(ΔΣ) 、2KSPS、8通道（4通道差分）ADC芯片，通讯协议为SPI。可编程数据速率高达2ksps。低噪声PGA：48nVRMS在PGA=128。低漂移内部2.048-V参考值：10ppm/°C（最大值）。模拟电源：单极（2.7V至5.25V）和双极（±2.5V）工作。ADS1248/1247一共有15个寄存器，寄存器列表如下： 所以我们按照手册的方法来写： 我们先定义一个cmd的数组，然后将CS片选拉低，START置高，然后进行数据的拼接，在
模拟技术中的TI 推出业界最快的16位SAR ADC
12-10
2006 年 7 月 3 日， 德州仪器 (TI) 宣布推出业界最快的 16 位逐次逼近寄存器 (SAR) 模数转换器 (ADC)，ADS8422 可在不影响 AC 或 DC 性能的情况下，使速率达到 4MSPS，这比最接近的竞争产品还快了 33%。   
高精度ADC前端驱动设计要点：运放与输入阻抗匹配的5大实战准则
高精度ADC前端驱动设计的核心挑战 在高精度数据采集系统中，ADC前端驱动电路的设计直接影响系统的有效位数（ENOB）、信噪比（SNR）和总谐波失真（THD）。核心挑战在于如何在宽动态范围内实现快速建立、低噪声与高...
TI | TM4C123Gx单片机之---ADC笔记
嵌入式RTOS圈
07-04 1万+
1、ADC简介 模-数转换器（ADC）是一种能够将连续的模拟电压信号转换为离散的数字量的外设。包含两个完全相同的转换器模块，它们共用 12 个输入通道。该 TM4C1233H6PM ADC 模块的转换分辨率为 12 位，并提供 12 个输入通道和一个内部温度传感器。每个 ADC 模块都包含 4 个可编程的序列发生器，无需控制器干预即可自动完成对多个模拟输入源的采样。每个采样序列发生器都可灵活配置...
精选资源
基于TMS320C6713的高精度数字电源调节器的设计方案
02-03
系统拓扑结构图展示了电流回采通过高精度ADC芯片完成，与高精度零磁通电流传感器（DCCT）相结合，保证了反馈的闭环精度。反馈信号与预设数字值进行比较，通过误差放大处理后送入控制器运算，利用PID算法调节PWM波形...
【高精度ADC采样电路设计全攻略】：揭秘9大关键环节与元器件选型秘诀
在现代精密测量与工业控制领域，高精度ADC采样电路是实现真实物理信号数字化的核心环节。其性能直接决定了系统的分辨率、线性度与长期稳定性。一个完整的高精度ADC前端系统不仅包含模数转换器本身，还涉及信号调理、...
TI 高精度实验室 ADC 第一节
denghuajing的博客
04-06 2517
Introduction to analog-to-digital converters (ADCs) Analog Input: Input Capacitance 模拟输入的输入电容 模拟输入电容作为ADC的重要参数，主要影响其充电过程。 ADC工作分为三个阶段： 1.采样阶段：输入引脚通过Rsh 对Csh充电 2.保持阶段：达到一定的时候后，断开输入。 3.转换阶段：ADC转换器以采样电容Csh的电压做转换 Input Leakage Current 输入泄漏电流 由于ADC IC ESD保护器件
ADC_TI_TEST.zip
07-24
STM32ADC定时器中断程序
TI公司16位ADC芯片 --- ADS1158 单端模式使用心得
Stack_的博客
05-02 8958
以下为个人理解，如有不对的地方欢迎指正。 一、电路 单端模式采集16路模拟量电路 二、SPI 使用外接16M晶振时，SPI最高波特率为8M 根据时序配置SPI /** * @brief 初始化SPI0 * @note SPI0_NSS -- PA4 * SPI0_SCK -- PA5 * SPI0_MI -- PA6 * SPI0_MO -- PA7 * @param None * @retval None
TI高精度实验室ADC系列培训视频 第3章和第4章 ADC噪声分析
keilzc的博客
01-29 2009
TI高精度实验室ADC系列培训视频（B站） TI高精度实验室ADC系列培训视频（21ic） 第三章：噪声和误差特性 3.1误差分析背后统计学知识 对于一个均值为0的指标，典型值就是在高斯分布的均值上叠加±1个标准差之后的绝对值。 最大偏移误差是一个测试参数，所有超过这个最大值的器件都会被丢弃，而不会出货给客户。 分布曲线是截断的高斯分布曲线。 可以想象，随着系统中的器件数量增加 ，所有器件都在最坏情况的概率非常小。所以，直接把每个器件的最坏情况进行叠加，并不是理解系统总误差的最好方法。 三个分布是随
ADC单端转差分电路分析
荷兰风车
11-19 2900
由于差分信号在一组特定电源电压下产生较大信号，提高了对共模噪声的抑制能力，降低了二次谐波失真，因而实现了更高的信噪比。由于这一需求，我们需要将大多数信号链中的单端信号转换为差分信号。4)在本例中，期望的差分输出是1VPP，因为端接的输入信号是1VPP，闭环增益是1。接下来我们看看如何将单端输入信号适当的端接到差分放大芯片ADA4927，设置的增益为1，RF=348Ω，RG=348Ω。(2)由于RT=56.2Ω，而不是50Ω，所以等效输入电压VTH的值要略大约1VPP，而我们设计的输入范围是1VPP。
ADC的单端输入、伪差分输入、差分输入区别？
热门推荐
学海无涯的专栏
12-22 4万+
一、分类：单端输入、伪差分输入、差分输入 1、单端输入 单端输入方式优点就是简单，缺点是如果VIN受到干扰，由于GND电位始终是0V，所以最终采样值也会随着干扰而变化。采样值=VIN（叠加干扰值 ）- 0V 如图所示，单端输入只有一个输入引脚ADCIN，使用公共地GND作为电路的返回端，ADC的采样值=ADCIN电压-GND的电压(0V)。这种输入方式优点就是简单，缺点是如果vin受到干扰，由于GND电位始终是0V，所以最终ADC的采样值也会随着干扰而变化。 2、差分输入 差分受到的干扰是差不
【NI-DAQmx入门】不同接线端方式之间的差异
weixin_43894265的博客
10-08 2287
伪差分信号连接可以降低噪声并抑制共模电压，从而使输入信号能够在仪表放大器的共模极限范围内浮动。对于伪差分输入，仪表放大器的正输入（AI0 +）连接到信号，负输入（AI0-）连接到传感器的负端子和接地参考电阻。伪差分输入可将信号源与设备之间的接地电势差（接地回路）的影响降至最低，从而可实现更精确的测量。伪差分输入类似于差分输入，因为它最大程度地减少了接地环路和噪声影响，并抑制了共模电压。与差分输入不同，AI0-不应随时间变化很大。AI0-并非用于传送信号，而只是为AI0 +提供DC参考点。
ADC前端驱动电路
学海无涯的专栏
05-13 3091
ADC前端驱动电路 输入范围调整 任何一个ADC,都有输入电压范围。当实际输入电压超出此范围,将引起ADC转换失效。而被转换的信号,并不能保证在此范围内,这就需要ADC驱动电路将其调整到合适的范围之内。 输入类型转换 原始输入信号的输出类型有两种:单端型、差分型,而ADC的输入类型有三种:单端型、全差分型和伪差分型。如果两者不一致,会影响ADC性能发挥。这就需要类型转换电路。将信号类型演变成与ADC一致的类型。 一个电压信号,如果用两根线传输,且两线电位做相反变化,则此信号为差分信号。 一个电
隔离放大器和伪差分输入的±12V 电压检测电路设计
微弱世界的博客
11-11 2451
隔离放大器和伪差分输入的±12V 电压检测电路设计
TI高速ADC基础 SLAA510（二）
zkf0100007的博客
02-01 4545
4.ADC管脚接口 一般来说，ADC包括以下6种接口： 模拟输入 参考/共模模式 时钟输入 数字输出 电源 GND 4.1模拟输入 高速ADC通常采用差分输入，输入信号是180度反相的，使得信号是叠加的。与单端输入相比，由于消除了共模噪声，差分信号改善了ADC的噪声特性。此外，差分信号还降低了偶次谐波，这是由于信号被偏移了180度，对于偶次谐波，导致2x180,4X180,...
怎么驱动高速ADC
最新发布
09-24
<think> 我们正在讨论高速ADC的驱动方法。高速ADC通常指采样率在数十MSPS（兆样本每秒）到数GSPS（千兆样本每秒）的模数转换器。驱动高速ADC的关键在于确保输入信号满足ADC的时序、幅度和噪声要求。 用户之前的问题是关于FIFO的，但当前问题转向了高速ADC驱动。因此，我们需要专注于高速ADC的驱动设计。 驱动高速ADC的主要挑战： 1. 信号完整性：保持高速模拟信号的完整性，避免失真。 2. 建立时间与保持时间：满足ADC采样窗口的时序要求。 3. 噪声抑制：最小化噪声对信号的影响。 4. 阻抗匹配：确保驱动电路与ADC输入端阻抗匹配。 我们将从以下几个方面详细说明： 1. 驱动电路架构选择 2. 关键性能参数 3. 设计注意事项 4. 典型电路示例 ## 1. 驱动电路架构选择 ### (1) 变压器耦合驱动 - **适用场景**：高频信号（>10MHz）、差分输入ADC - **优势**： - 提供优良的共模抑制比（CMRR） - 实现单端到差分转换 - 无直流偏移问题 - **典型电路**： ```mermaid graph LR A[单端信号] --> B[变压器] B --> C[ADC差分输入] ``` - **设计要点**： - 选择高频变压器（如Mini-Circuits ADT系列） - 阻抗匹配：变压器输入/输出阻抗通常为50Ω或100Ω差分[^1] ### (2) 全差分放大器（FDA）驱动 - **适用场景**：中低频信号、需要直流耦合 - **关键参数**： - 增益带宽积（GBW）：至少为信号频率的5倍 - 压摆率（Slew Rate）：$SR > 2\pi f V_{pp}$ - 建立时间（Settling Time）：必须小于ADC采样周期的1/10 - **推荐器件**： - 高速FDA：如TI THS45xx系列、ADI ADA49xx系列[^2] - **电路拓扑**： $$ V_{OUT+} = V_{IN} \times \left(1 + \frac{R_f}{R_g}\right), \quad V_{OUT-} = -V_{IN} \times \frac{R_f}{R_g} $$ ### (3) 缓冲放大器驱动 - **适用场景**：高输入阻抗ADC（如采样保持型） - **特点**： - 单位增益稳定 - 低输出阻抗（<1Ω） - 高电流输出能力（>100mA） ## 2. 关键性能参数计算 ### (1) 建立时间约束 ADC采样窗口要求放大器输出必须在$t_{acq}$内稳定到目标精度（如0.1%）： $$ t_{settle} \leq t_{acq} - t_{jitter} $$ 其中$t_{acq}$为ADC采集时间，$t_{jitter}$为时钟抖动引起的时序不确定量。 ### (2) 噪声预算分配 总输入参考噪声必须低于ADC的1/2 LSB： $$ \sqrt{e_{n,amp}^2 + e_{n,ADC}^2} \leq \frac{FSR}{2^{N+1}} $$ 其中： - $FSR$：满量程范围（V） - $N$：ADC分辨率（位） - $e_{n,amp}$：放大器噪声密度（$nV/\sqrt{Hz}$） - $e_{n,ADC}$：ADC输入噪声 ## 3. 设计注意事项 ### (1) 抗混叠滤波 - **必要性**：抑制$f_s/2$以上的带外噪声 - **设计规则**： - 截止频率：$f_c \leq 0.4 \times f_s$（采样频率） - 滚降特性：至少提供40dB/dec衰减 ### (2) 电源去耦 - 每个放大器电源引脚使用0.1μF陶瓷电容+10μF钽电容 - 高频ADC需增加0.01μF电容阵列 ### (3) 布局准则 - 差分走线严格等长（长度差<5mil） - 接地层完整分割（模拟/数字地单点连接） - 驱动电路与ADC距离<10mm ## 4. 典型电路示例（1GSPS 14位ADC驱动） ```mermaid graph LR S[信号源] -->|50Ω| F[抗混叠滤波器] F --> A[全差分放大器] A -->|差分100Ω| ADC[ADC12J4000] ADC --> D[FPGA] ``` - **器件选型**： - 放大器：THS4541（GBW=1.1GHz，SR=3000V/μs） - 滤波器：5阶巴特沃斯LC滤波器（$f_c$=400MHz） - **参数计算**： - 增益设置：$Gain=2$（$R_f=1k\Omega$, $R_g=1k\Omega$） - 噪声功率：$e_n = \sqrt{4kTR + 1.6nV/\sqrt{Hz}} \approx 3.2nV/\sqrt{Hz}$ - 建立时间：$t_{settle}=3.5ns @0.1\%$（满足ADC的$t_{acq}=0.8ns$） §§相关问题§§ 1. 如何量化计算ADC驱动放大器的建立时间？ 2. 变压器驱动时如何解决低频响应限制？ 3. 当ADC采样率为2GSPS时，抗混叠滤波器设计有哪些特殊要求？ 4. 如何测量高速ADC驱动电路的实际性能？ </think> ### 高速ADC驱动方法详解 #### 1. **驱动架构选择** **变压器耦合驱动**（高频首选） - **适用场景**：$f_{in}>50MHz$信号、差分输入ADC - **优势**： - 天然单端转差分能力 - 超高共模抑制比（CMRR > 80dB）[^1] - 无直流偏移问题 - **设计公式**： $$ Z_{match} = \sqrt{Z_{in} \times Z_{out}} \quad (Z_{in}:信号源阻抗,\ Z_{out}:ADC阻抗) $$ **全差分放大器(FDA)驱动**（中低频/直流敏感场景） - **关键指标**： - 压摆率 $SR > 2\pi f V_{pp}$ - 增益带宽积 $GBW > 10 \times f_{signal}$ - 建立时间 $t_{settling} < \frac{1}{3} t_{acq}$（$t_{acq}$为ADC采样时间） #### 2. **信号链设计要点** **抗混叠滤波器设计** - 截止频率：$f_c \leq 0.4 \times f_s$（$f_s$为采样率） - 滚降斜率：≥40dB/dec - **拓扑选择**： ```mermaid graph LR A[信号源] -->|缓冲| B[贝塞尔滤波器] B --> C[ADC驱动] C --> D[ADC] ``` *贝塞尔滤波器提供最佳相位线性度*[^2] **阻抗匹配优化** - ADC输入模型： $$ Z_{in} = R_{shunt} + \frac{1}{s(C_{sample} + C_{pad})} $$ - 匹配方法： - 变压器次级端并联阻尼电阻 - FDA反馈网络串联$R_{iso}$隔离电容 #### 3. **噪声控制技术** **总噪声预算分配** - 目标：信号链噪声 ≤ ADC本底噪声 - 计算模型： $$ e_{n,total} = \sqrt{e_{n,drv}^2 + e_{n,ADC}^2} < \frac{V_{FSR}}{2^{N+1}} $$ ($N$为ADC位数，$V_{FSR}$为满量程电压) **电源去耦策略** - 三级滤波： - 100μF钽电容（<1cm） - 10μF陶瓷电容（<5mm） - 100nF+10nF MLCC阵列（引脚处） #### 4. **高速布局准则** - **走线规则**： - 差分对长度差 ≤ $\frac{\lambda}{20}$（$\lambda$为最小信号波长） - 参考层完整无切割 - **接地技术**： - 驱动电路→模拟地 - ADC数字输出→数字地 - 单点连接（磁珠隔离） #### 5. **典型驱动方案对比** | 方案 | 适用频率 | 功耗 | 成本 | 适用ADC示例 | |--------------|-------------|--------|--------|---------------------| | 变压器耦合 | 50MHz~5GHz | 超低 | 中 | AD9208, ADC12DJ5200 | | 全差分放大器 | DC~500MHz | 中高 | 高 | AD9689, LTC2387 | | 无源巴伦 | 100MHz~3GHz | 零 | 低 | HMCAD1520 | > **案例**：驱动AD9208 (3GSPS ADC) > 1. 前端：TC1-1-13MA+变压器（50Ω→100Ω差分） > 2. 滤波器：5阶LC椭圆滤波器（$f_c$=1.2GHz） > 3. 布局：射频对称走线，长度公差±0.1mm
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值