keilzc的博客

转载链接:https://blog.youkuaiyun.com/husipeng86/article/details/52123465三种GPIO的介绍学了zynq一段时间，一上来的时候就被zynq的G...

1.以manage ip的方式创建Tools>create and package...，配置该IP 的名称，并且选择该IP 的保存路径。默认的IP 核存放路径与manage IP 的工程路径是一个层次。建议以后养成习惯：专门建一个manage IP工程，在此工程下Tools>create and package...且选择IP路径时，在ip_repo下新建一个文件夹，...

首先感谢知乎用户ljgibbs的文章，本文部分摘自《深入 AXI4 总线（一）握手机制》，主要用于自己查漏补缺。原文链接：https://zhuanlan.zhihu.com/p/447663561 双向流控制传输速率VALID/READY 机制作为一种双向流控机制，可以使发送接收双方都有能力控制传输速率。发送方置高VALID信号表示发送方已经将数据，地址或者控制信息放到...

上一篇《通过状态机来对axi_lite总线读写操作》中，分享网友的代码。本工程为VIVADO 2017.04版本，先自定义AXI_LITE slave IP，源码部分未作修改，顶层文件调用该IP，并编写testbench，配合顶层状态机对该从器件先进行写操作，再进行读操作，观察仿真波形，看数据是否一致。工程下载链接在文末给出。以下摘出状态机中时序输出部分代码及其注释： alwa...