nvidia agx orin驱动千兆网卡88EA12PB2

于 2025-07-07 21:12:51 发布
阅读量759 收藏 1
点赞数 5
CC 4.0 BY-SA版权
分类专栏： Jetson AGX Orin 驱动开发实战指南 文章标签： 网络 linux 运维 嵌入式硬件 驱动开发 单片机
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/kd_tx22/article/details/149181097

一、说明

agx orin默认只有1个万兆网卡可以正常使用，该网卡的型号是AQR113C。如果需要扩展网口就需要使用RGMII接口。

1.1 常用的PHY接口

常见的 PHY 接口除了 RGMII 外，还有 MII、RMII、GMII、SMII 等。它们的区别如下表所示：

接口类型全称数据位宽支持速率时钟频率主要特点
MIIMedia Independent Interface（媒体独立接口）4 位10Mbps 和 100Mbps10Mbps 时为 2.5MHz，100Mbps 时为 25MHz接口信号较多，共 16 根线（不含时钟线），适用于早期设备，“媒体独立” 意味着任何类型的 PHY 设备都可工作，无需重新设计或更换 MAC 硬件
RMIIReduced Media Independent Interface（简化媒体独立接口）2 位100Mbps50MHz是 MII 的简化版，引脚数减少至 7 个，MAC 和 PHY 需使用相同的时钟源，节省引脚资源和成本，适用于高密度端口 PHY
GMIIGigabit MII（千兆媒体独立接口）8 位10Mbps、100Mbps 和 1000Mbps10/100Mbps 时与 MII 相同，1000Mbps 时为 125MHz向下兼容 MII 接口，可支持千兆以太网，数据传输速度更快，但引脚数较多
RGMIIReduced GMII（简化千兆媒体独立接口）4 位10Mbps、100Mbps 和 1000Mbps125MHz是 GMII 的简化版，通过在时钟的上升沿和下降沿传输数据来保持千兆速率，占用引脚数较少，但 PCB 布线时对时钟、控制和数据线等长处理要求高，时序约束严格
SMIISerial MII（串行媒体独立接口）1 位100Mbps通常为 50MHz 或更高收发数据位宽为 1bit，相对于 RMII 管脚更少，MAC 和 PHY 共用一个参考时钟，接口距离不能太远
SSMIISerial Sync MII（串行同步媒体独立接口）1 位100Mbps根据具体情况而定与 SMII 类似，收发采用单独的时钟和同步信号，虽增加了两个管脚，但接口之间的传输距离可以更远
SGMIISerial Gigabit Media Independent Interface（串行千兆媒体独立接口）串行1000Mbps根据具体情况而定通过将数据串行化来减少引脚数量，特别适用于对板载空间和引脚数量要求严格的应用

1.2  agx orin的RGMII

参考手册：Jetson_AGX_Orin_Series_Design_Guide_DG-10653-001_v1.5.pdf第”Chapter 8.Gigabit Ethernet“。

Orin 模块提供一个 RGMII 接口，以支持 1000兆以太网功能。以太网 PHY、磁隔离器和 RJ45 连接器并未集成在 Orin 模块上，必须在 Orin 模块外部进行实现。

 

 

 1.3 88EA12PB2介绍

88EA1512B2 芯片是由Marvell（美满电子）生产，基本特性如下：

参数详情
芯片类型千兆位以太网收发器
实现标准实现了 1000BASE - T、100BASE - TX 和 10BASE - T 标准的以太网物理层部分
应用领域支持广泛的汽车应用，包括 RGMII 到铜 / 光纤 / SGMII 与自动媒体检测、RGMII 到铜、RGMII 到 SGMII / 光纤以及 SGMII 到铜连接等场景
符合标准符合 AEC - Q100 2 级标准（工作温度范围为 - 40℃至 + 105℃）
集成特性在 PHY 中集成了 MDI 接口终端电阻，简化电路板布局并降低成本
延迟性能与非优化设计相比，PHY 发送和接收延迟降低了 40%，总（RX + TX）延迟 < 400 ns（对于具有 1518 字节帧的 100BASE - TX 和 1000BASE - T 模式）
其他特性支持带有硬件加速的 IEEE 1588v2，提供 16 个 PHY 地址，更容易编程
封装形式56 引脚 QFN 封装，0.5 毫米间距，8 毫米 x8 毫米

二、电路图设计

 

 

电路模块 / 信号功能与关键元件备注
电源供电（如 VDD_3V3、VDD_1V8 等）为 PHY 芯片及周边电路提供工作电压，通过电感（如 L4、L6 ）、电容（如 C10、C14、C15 等）滤波稳压，保障电源纯净，避免干扰不同电压轨适配芯片不同供电需求，电容起去耦、滤波作用，电感抑制电源噪声
RGMII 接口信号（如 RXD0 - RXD3、TXD0 - TXD3、RX_CLK、TX_CTL 等）实现 PHY 与主控芯片间以太网数据收发，是 RGMII 协议的物理层信号传输通道用于千兆以太网数据交互，遵循 RGMII 时序规范，传递收发数据、时钟及控制信号
MDIO 接口信号（MDIO、MDC ）用于对 PHY 芯片进行配置和状态读取，是以太网 PHY 常用的管理接口通过 MDIO（数据）和 MDC（时钟）信号，主控可读写 PHY 寄存器，实现参数配置、状态查询
复位电路（RESET# 等）RESET# 为复位信号，低电平有效时触发 PHY 芯片复位，恢复初始状态，保障初始化流程确保 PHY 启动或异常时能重置，需关注复位电平、复位时间等参数，配合芯片复位时序
时钟电路（如 XTAL 相关、CLK25 等 ）XTAL 为晶振，提供基础时钟信号；CLK25 可能是 25MHz 时钟输出或输入，为 PHY 及相关模块提供定时基准时钟是电路时序核心，晶振频率及时钟质量影响以太网数据收发同步性、稳定性
以太网差分信号（如 SIN_P/N、SOUT_P/N、HSDA_P/N 等 ）SIN_P/N 为接收差分信号，SOUT_P/N 为发送差分信号，HSDA_P/N 等可能是其他高速差分链路，用于以太网信号的差分传输，抗干扰能力强差分信号利用正负电压差传输数据，可有效抑制共模噪声，提升信号传输距离和可靠性
滤波与匹配电路（电阻、电容、电感组合 ）电阻（如 R73、R74 等）用于阻抗匹配、限流；电容（如 C20 - C24 等）滤波、隔直；电感（如 L4、L6 ）滤波、扼流，保障信号质量，满足阻抗要求不同元件在信号链路、电源链路中协同，优化信号完整性，适配以太网信号传输特性

三、驱动设计

默认agx orin的SDK包含marvel的phy芯片驱动，在驱动设计上需要完成设备树的配置、

3.1 设备树配置

第一步：补充千兆PHY的配置

platform/t23x/common/kernel-dts/t234-common-cvb/tegra234-p3711-ethernet.dtsi


/ {
        /* EQOS */
        ethernet@2310000 {
                status = "okay";                
                nvidia,mac-addr-idx = <0x1>;   
                nvidia,if-name = "eth1";        
                nvidia,phy-reset-gpio = <&tegra_main_gpio TEGRA234_MAIN_GPIO(G, 5) 0>;
                phy-mode = "rgmii-id";
                phy-handle = <&phy>;
                /delete-node/ fixed-link;
                
                mdio {  
                        compatible = "nvidia,eqos-mdio";
                        #address-cells = <1>;
                        #size-cells = <0>;
                        
                        phy: phy@0 {
                                reg = <0>;
                                #if TEGRA_ETHERNETPHY_DT_VERSION >= DT_VERSION_2
                                 /* use phy in poll mode */
                                #else
                                interrupt-parent = <&tegra_main_gpio>;
                                interrupts = <TEGRA234_MAIN_GPIO(G, 4) IRQ_TYPE_LEVEL_LOW>;
                                #endif
                                marvell,copper-mode;
                                /* Setup LED[2] as interrupt pin (active low) */
                                marvell,reg-init = <0x03 0x12 0x7fff 0x880>;
                        };
                };
        };
};
节点/属性配置说明
ethernet@2310000EQOS以太网控制器节点，基地址为0x2310000
status设备状态为"okay"，表示设备可用
nvidia,mac-addr-idxMAC地址索引，设置为0x1
nvidia,if-name网络接口名称设置为"eth1"
nvidia,phy-reset-gpioPHY复位GPIO引脚配置为TEGRA234_MAIN_GPIO(G, 5)
phy-modePHY模式设置为"rgmii-id"（RGMII带内部延迟）
phy-handle引用PHY设备节点
/delete-node/ fixed-link删除固定链路配置，使用自动协商
mdioMDIO总线节点，用于管理PHY设备
compatible兼容nvidia,eqos-mdio设备
#address-cells地址单元格数量为1
#size-cells大小单元格数量为0
phy@0PHY设备节点，地址为0
regPHY设备地址为0
interrupt-parent中断控制器父节点为tegra_main_gpio
interrupts中断配置为TEGRA234_MAIN_GPIO(G, 4)，低电平触发
marvell,copper-mode启用铜缆模式
marvell,reg-initPHY寄存器初始化设置：在寄存器0x03的0x12偏移处写入0x880，屏蔽值为0x7fff

第二步：配置PHY接口引脚

新建platform/t23x/common/kernel-dts/t234-common-cvb/tegra234-p3737-eqos-pinmux.dtsi

/ {
        /* EQOS */
	pinmux@2430000 {
	  pinctrl-names = "default", "drive", "unused";
	  pinctrl-0 = <&pinmux_default>;
	  pinctrl-1 = <&drive_default>;
	  pinctrl-2 = <&pinmux_unused_lowpower>;
		  pinmux_default: common {
		   eqos_txc_pe0 {
		    	nvidia,pins = "eqos_txc_pe0";
		    	nvidia,function = "eqos";
		    	nvidia,pull = <TEGRA_PIN_PULL_NONE>;
		    	nvidia,tristate = <TEGRA_PIN_DISABLE>;
		    	nvidia,enable-input = <TEGRA_PIN_DISABLE>;
		   };

		   eqos_td0_pe1 {
		    	nvidia,pins = "eqos_td0_pe1";
		    	nvidia,function = "eqos";
		    	nvidia,pull = <TEGRA_PIN_PULL_NONE>;
		    	nvidia,tristate = <TEGRA_PIN_DISABLE>;
		    	nvidia,enable-input = <TEGRA_PIN_DISABLE>;
		   };

		   eqos_td1_pe2 {
			    nvidia,pins = "eqos_td1_pe2";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_DISABLE>;
			    nvidia,enable-input = <TEGRA_PIN_DISABLE>;
		   };

		   eqos_td2_pe3 {
			    nvidia,pins = "eqos_td2_pe3";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_DISABLE>;
			    nvidia,enable-input = <TEGRA_PIN_DISABLE>;
		   };

		   eqos_td3_pe4 {
			    nvidia,pins = "eqos_td3_pe4";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_DISABLE>;
			    nvidia,enable-input = <TEGRA_PIN_DISABLE>;
		   };

		   eqos_tx_ctl_pe5 {
			    nvidia,pins = "eqos_tx_ctl_pe5";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_DISABLE>;
			    nvidia,enable-input = <TEGRA_PIN_DISABLE>;
		   };

		   eqos_rd0_pe6 {
			    nvidia,pins = "eqos_rd0_pe6";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_ENABLE>;
			    nvidia,enable-input = <TEGRA_PIN_ENABLE>;
		   };

		   eqos_rd1_pe7 {
			    nvidia,pins = "eqos_rd1_pe7";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_ENABLE>;
			    nvidia,enable-input = <TEGRA_PIN_ENABLE>;
		   };
		   eqos_rd2_pf0 {
			    nvidia,pins = "eqos_rd2_pf0";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_ENABLE>;
			    nvidia,enable-input = <TEGRA_PIN_ENABLE>;
		    };
		   eqos_rd3_pf1 {
			    nvidia,pins = "eqos_rd3_pf1";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_ENABLE>;
			    nvidia,enable-input = <TEGRA_PIN_ENABLE>;
		    };
		   eqos_rx_ctl_pf2 {
			    nvidia,pins = "eqos_rx_ctl_pf2";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_ENABLE>;
			    nvidia,enable-input = <TEGRA_PIN_ENABLE>;
		    };
		   eqos_rxc_pf3 {
			    nvidia,pins = "eqos_rxc_pf3";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_ENABLE>;
			    nvidia,enable-input = <TEGRA_PIN_ENABLE>;
		    };
		   eqos_sma_mdio_pf4 {
			    nvidia,pins = "eqos_sma_mdio_pf4";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_DISABLE>;
			    nvidia,enable-input = <TEGRA_PIN_ENABLE>;
		    };
		   eqos_sma_mdc_pf5 {
			    nvidia,pins = "eqos_sma_mdc_pf5";
			    nvidia,function = "eqos";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_DISABLE>;
			    nvidia,enable-input = <TEGRA_PIN_DISABLE>;
		    };
		   soc_gpio17_pg4 {
			    nvidia,pins = "soc_gpio17_pg4";
			    nvidia,function = "rsvd0";
			    nvidia,pull = <TEGRA_PIN_PULL_UP>;
			    nvidia,tristate = <TEGRA_PIN_ENABLE>;
			    nvidia,enable-input = <TEGRA_PIN_ENABLE>;
			    nvidia,lpdr = <TEGRA_PIN_DISABLE>;
		    };
		   soc_gpio18_pg5 {
			    nvidia,pins = "soc_gpio18_pg5";
			    nvidia,function = "rsvd0";
			    nvidia,pull = <TEGRA_PIN_PULL_NONE>;
			    nvidia,tristate = <TEGRA_PIN_DISABLE>;
			    nvidia,enable-input = <TEGRA_PIN_DISABLE>;
			    nvidia,lpdr = <TEGRA_PIN_DISABLE>;
		    };
		 };
		 
		 pinmux_unused_lowpower:unused_lowpower {

		 };

		 drive_default:drive {

		 };
	};
};

 第三步：包含设备树文件

在soc/t23x/kernel-dts/tegra234-soc/tegra234-soc-eqos.dtsi文件增加：

#include <t234-common-cvb/tegra234-p3711-ethernet.dtsi>
#include <t234-common-cvb/tegra234-p3737-eqos-pinmux.dtsi>

第四步：使能千兆网口

 找到ethernet@2310000节点，将status = "disabled";注释掉

第五步：单独编译生成设备树文件

make -C Linux_for_Tegra/source/public/kernel/kernel-5.10 ARCH=arm64 LOCALVERSION="-tegra" CROSS_COMPILE=/opt/orin/bin/aarch64-buildroot-linux-gnu-  O=/Linux_for_Tegra/source/public/kernel_out -j2 --output-sync=target dtbs

生成的设备树文件在： Linux_for_Tegra/source/public/kernel_out/arch/arm64/boot/dts/nvidia/tegra234-p3701-0004-p3737-0000.dtb

第六步：验证

将dtb文件替换板子根文件系统/boot/dtb/kernel_tegra234-p3701-0004-p3737-0000.dtb （需要注意文件名称不一样）

通过ifconfig等网络命令可以看到eth1的网卡名称。

3.2 PHY芯片调试

如果设备树配置完成并替换，agx orin上电后找不到eth1的网卡名称，此时需要动用手段进行PHY芯片的调试，用来确定是PHY芯片电路设计问题还是驱动问题。

该内容参考《nvidia agx orin驱动PHY芯片（调试）》

nvidia agx orin phy调试
芳
07-08 590
摘要：本文详细介绍了NVIDIA AGX Orin驱动千兆网卡88EA12PB2的调试方法。首先分析了PHY芯片的功能特点和连接方式（RGMII+MDIO接口），然后提供了系统化的调试流程：包括供电检测（1.8V/3.3V）、驱动加载验证（dmesg日志分析）、时钟信号（125MHz）和复位引脚测试。重点阐述了通过MDIO接口访问PHY寄存器的编程实现（提供完整C代码示例），以及页寄存器操作技巧。最后系统总结了硬件层（示波器检测）、寄存器层（ethtool工具）和软件层（内核日志）的多维度调试手段。
Nvidia Agx Xavier平台lan7800网卡驱动开发调试
jzwjzw19900922的博客
08-26 1589
1. 前言 由于xavier平台有双网卡需求，所以需要额外增加一路USB 千兆网卡； 型号使用lan7800芯片； 2. 开启内核驱动支持 进入Linux_for_Tegra/sources/kernel/kernel-4.9 make ARCH=arm64 menuconfig 如上是支持LAN78XX驱动的； 按照上面编译成ko模块即可。 3. 连接硬件&查看网络连接 3.1连接硬件 使用lan7800 demo板【typec接口】 （插上平板上使
嵌入式系统开发+千兆网卡PHY芯片设备树配置+nvidia agx orin网卡驱动+嵌入式驱动开发
最新发布
07-08
知识领域：嵌入式系统开发、Linux 设备树 技术关键词：NVIDIA AGX Orin、Jetson 平台、88EA12PB2 网卡芯片、Gbe 以太网控制器、设备树绑定 内容关键词：设备树源文件 (.dts)、硬件映射、pinmux 配置、节点定义、驱动参数 用途：用于配置 AGX Orin 开发板与 88EA12PB2 千兆网卡的硬件连接，定义设备资源分配（如 IRQ、时钟、复位信号），支持 Linux 内核正确识别并驱动网卡设备。
Nvidia Agx Xavier平台10Gb PCIE网卡速度限制为1Gb问题调试记录
jzwjzw19900922的博客
01-17 2082
1. 背景 Xavier的PCIe插槽安装了一个10Gb以太网卡。 当运行速度超过1Gb/秒时，大量数据包被丢弃。 Netstat确认接口丢弃的数据包。 系统似乎已经将卡标识为10Gb，但在1Gb时出现了瓶颈。 SDK版本：Jetpack 4.1 软件： 无线电制造商提供的基准I/O例程，使用的是Intel X520-DA2卡； 两个GbE接口的ethtool输出显示固件版本为0x61c10001，驱动版本为ixgbe 4.6.4 2. 节点调试 ifconfig output:
AGX-Orin问题汇总
xiaoning132的专栏
10-02 754
AGX Orin 5.0.2问题汇总
jetson agx orin 安装ax200网卡后安装驱动
weixin_44061195的博客
06-26 737
解决 jetson agx ori Jetpack 6 安装 AX200 无线网卡教程
Jetson-AGX-Orin多网卡绑定网卡名
Skynet的博客
07-10 863
设备后，重新上电Orin设备后，网卡设备的网卡名与Orin本身的以太网网卡名会发生交换。导致两个网卡设备配置发生错乱，两个网卡都将不通。编辑**/etc/udev/rules.d/70-persistent-net.rules**文件。后面填写对应的驱动名称。这里我将Orin本身的以太网的网卡绑定为。如上图，这里Orin本身的工业以太网的网卡名为。，当我们将外部网卡设备插上Orin后，使用。默认情况下，Orin本身的以太网网卡名为。，将外部插入网卡的网卡名绑定为。命令可以看到新增的网卡名。
NVIDIA AGX Orin千兆网卡设备树配置与驱动开发
本文件标题“嵌入式系统开发+千兆网卡PHY芯片设备树配置+nvidia agx orin网卡驱动+嵌入式驱动开发”明确指出其核心内容是围绕NVIDIA AGX Orin平台上的千兆以太网接口进行设备树配置，重点在于实现对Marvell公司生产...
AGX Orin设计-外围电路设计之一
zhiyuchenkeji的博客
04-14 3476
AGX ORIN是英伟达Jetson系列中算力规格最高端的模组，其高达200TOPS/275TOPS的算力可以为各类场景提供澎湃的算力支持，本篇文章针对AGX ORIN的常规外围电路设计做分析描述。
Jetson Orin平台marvell 88Q2112 RGMII接口网络调试
qq_30025621的博客
02-10 3068
本文基于 Jetson Orin平台，使用 marvell 88Q2112 PHY芯片，调试Orin RGMII网络功能。
jetson agx orin开箱及接口介绍
热门推荐
qq_58728069的博客
01-30 1万+
jetson agx orin开箱及接口介绍
Orin + Marvell 88q4364调试
乐于分享
11-08 1380
T1 PHY 调试
调试自制Jetson AGX Orin载板万兆网口遇到问题
qq_37127397的博客
04-02 744
解决：之前买了另一家第三方的一款载板，直接把它上面的flash给拆下来焊接到了自己的板子上，也买了CH431A土豪金烧写器，想从flahs里把原固件读出来，试了下确实是读取出来了，但是又另外烧了一个焊回去结果没好使。1、AQR113C-B1这个万兆PHY芯片，外挂了一个FLASH芯片，这个芯片里是有固件的，网口买不到官方原理图里同款的，所以选了HR911025C这个型号。照抄的之前第三方设计的原理图，发现这沟槽的原理图里用的25M晶振，一起抄过来了，但是实际应该是12M晶振，换过来以后就好了。
【汽车以太网PHY】88EA1512B2-NNP2A000、88EA1517B2-NMB2A000收发器符合AECQ100标准
03-29 1259
88EA1512B2-NNP2A000、88EA1517B2-NMB2A000收发器符合AECQ100标准。
【自动驾驶汽车通讯协议】RGMII通信技术详解
使者大牙ℂypher的博客
12-30 2896
RGMII通信协议介绍
NVIDIA 的 Jetson AGX Orin 载板深度揭秘：揭开每个模块的幕后故事
weixin_43199439的博客
11-09 2610
Jetson AGX Orin 不仅仅是一块“智能计算载板”，它融合了多种创新技术，具备高度灵活的扩展接口和出色的计算能力，能够满足不同领域的需求。不管是边缘 AI 推理、自动驾驶、智能医疗，还是工业自动化，它都能发挥巨大的作用。通过细致的接口设计、高效的电源管理和出色的多媒体处理能力，AGX Orin 成为智能设备的理想选择，为未来的智能系统铺平了道路。Jetson AGX Orin 载板的神奇之旅让我们走进 Jetson AGX Orin 载板的内部世界，看看这个神奇的“超级大脑”是如何运作的。
tx2 GPIO使用教程
天天放羊的博客
07-19 3185
教程地址链接 Jetson TX2 点亮一个>LED TX2 用文件IO的方式操作GPIO NVIDIA Jetson TX2 J21 Header Pinout SPI on Jetson – Using Jetson-IO Jetson.GPIO_python Jetson Nano系列教程3：GPIO nvidia jetson_GPIO : A Python library that enables the use of Jetson’s GPIOs 注：（自己的文件安装路径） sudo c
Jetson Orin Nano 平台PPS GPIO驱动调试记录
jzwjzw19900922的博客
11-22 1320
可以在pps-gpio.c中检查pps_gpio_setup()并调试驱动程序中无法请求引脚的原因。我将GNSS模块的PPS引脚连接到Jetson Orin Nano Devkit，但是当我在内核的defconfig中将模块从内置更改模块编译后，驱动启动正常。是否应该修改40针头的GPIO09(目前为SFIO)为默认配置?3. 查看Orin Nano/NX pinmux配置。不确定这是否是依赖顺序(模块加载顺序)的问题，发现PAC.06 已经默认配置成输入了。版本： jetpack 5.1.2。
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

坏一点

您的鼓励是我最大的动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值