50、集成电路中延迟模型与时钟树综合方法解析

集成电路中延迟模型与时钟树综合方法解析

1. 浮动立方体延迟计算基础

在集成电路的分析中，对于立方体 (W)，其定义域 (Dom(W)) 内的所有 (i) 满足 (W(i) = V (i))。这里的 (W) 可看作一个函数，其定义域是输入集合 (I) 的子集。设 (vectors(W)) 是集合 ({V ∈) 输入向量 (C/W ⊆V })，立方体 (W) 的延迟是集合 ({floating delay(V )/V ∈ vectors(W)}) 的上界。为得到这个上界，假设在时刻 0 之前每个节点处于未知状态，时刻 0 之后每个输入 (i ∈Dom(W)) 稳定在值 (W(i))，然后系统地计算每个节点稳定时刻的上界。若 (M = {W_1, .., W_n}) 是一个有限非空的立方体集合，使得任何可能的输入向量至少包含在某个 (W_j ∈M) 的 (vectors(W_j)) 中，那么 (\max{delay(W)/W ∈M}) 就是所有浮动向量延迟的上界，也是电路延迟的上界。

2. 引脚到引脚延迟模型在立方体仿真中的应用

假设一个门 (G) 在时刻 (t) 输入 (a) 发生单一转变，即除输入 (a) 仅在时刻 (t) 改变外，所有输入一直且将一直保持稳定，输出在时刻 (t) 之前也一直稳定。在这种条件下，引脚 (a) 的延迟是从时刻 (t) 到门 (G) 输出转变的时间。在简单门中，只有当除 (a) 外的所有输入处于非控制值时，这种延迟才有意义。引脚对于上升转变和下降转变可能有不同的延迟。

有时可以使用引脚到引脚延迟模型来得到门输出稳定时刻的上界。当得到一个输入稳定时刻的上界且知道其最终值是门的控制值时就会出现这种情况。例如，对于一个三输入与非门，如