29、实现RapidIO端点：全面解析与技术要点

实现RapidIO端点：全面解析与技术要点

1. 串行数据传输机制

在串行数据流中，数据以位转换的形式进行传输。出站串行器PMA（物理介质附件）使用并行加载 - 串行卸载移位寄存器将10位代码（字符）串行化到一个通道上，然后通过差分驱动器传输串行数据流。

在入站端，通道上的串行数据首先由差分接收器接收，接着使用串行加载 - 并行卸载移位寄存器进行反串行化，并使用“align”特殊字符进行正确对齐。“comma”字符用于从串行数据流中提取时钟，锁相环（PLL）将本地时钟锁定到提取的时钟上，本地锁定的时钟用于从接口恢复数据。字符经过8B/10B解码后生成数据和控制信息，供上层处理。

2. 并行物理层功能实现

并行PHY和串行PHY一样，负责处理数据包和控制符号。对于数据包，控制实现与串行PHY类似，但串行PHY在链路上允许最多31个未完成事务，而并行PHY允许最多7个。这里的事务是指链路上的，与网络上的事务不同，理论上一个实现可以在网络上有256个未完成事务，而在特定链路上只有5个。

并行PHY中也有控制符号生成器和处理程序，通过按位补码方案提供错误覆盖，使控制符号与32位边界对齐。串行和并行PHY的控制符号功能略有不同，以实现各自的最大效益。

发送结构在将DDR（双倍数据速率）数据发送到RapidIO接口时，必须满足RapidIO交流规范中时钟和数据线之间的偏斜要求，发送器时钟和数据占空比也需符合规范以确保无错误操作。接收结构接收DDR数据时，同样要能处理时钟和数据线之间的偏斜要求，特殊的时钟和数据去偏斜逻辑结合训练状态机可保证在指定速度下恢复数据。

3. 出站事务流程

事务