FPGA知识点---跨时钟域处理

单bit信号
慢时钟到快时钟，两级触发器同步。
快时钟到慢时钟，如果是下面第一个图，clkb可以采样到signal_a_in，但是如果只有单脉冲，如第二个图所示，怎不能确保采样到signal_a_in。


这个时候可以展宽signal_a_in，至少为clkb的一个时钟周期宽度。通常处理方法是使用反馈机制将输入信号展宽。

//在clka下，生成展宽信号signal_a
always @(posedge clka oe negedge rst_n) begin
	if(rst_n == 1'b0)
		signal_a <= 1'b0;