3、初探Rust：机器架构与入门指南

初探Rust：机器架构与入门指南

1. 现代CPU性能瓶颈与缓存机制

在评估计算机性能时，我们很容易高估某些操作的速度。以4GHz处理器为例，每纳秒能执行4个时钟周期。若有一条指令仅需4个周期（即1纳秒）就能完成工作，但访问主内存却需100纳秒，那么这条指令在等待主内存数据时会停滞99纳秒，这意味着CPU可能错失99条原本可执行的指令。尽管CPU会通过优化技巧弥补部分损失，但效果有限。

为减少主内存对计算性能的影响，处理器制造商在处理器和主内存之间引入了缓存。如今，许多机器配备了三层数据缓存（dCACHE）和指令缓存（iCACHE）。dCACHE通常分为L1、L2、L3三层，层级越高，容量越大，但访问速度因成本和功耗因素而变慢。CPU以工作块为单位从主内存读取数据到缓存，内存访问优先从L1缓存开始，若未命中则依次访问L2、L3缓存，每次未命中和块读取都会带来时间开销。不过，缓存命中的速度远快于直接访问主内存，例如L1 dCACHE引用只需0.5纳秒，L2 dCACHE引用为7纳秒，均优于主内存。维持较高的缓存命中率是构建现代高性能软件的关键。

graph LR
    A[主内存] --> B[L3缓存]
    B --> C[L2缓存]
    C --> D[L1缓存]
    D --> E[CPU]

2. Rust的内存模型

处理器处理内存的细节复杂且因处理器而异。编程语言通常会设计内存模型来简化不同处理器的差异，同时让程序员能利用处理器特性。Rust的内存模型受C++启发，其原子排序与LLVM和C++11一致，这意味着与