FPGA时钟

最新推荐文章于 2024-10-02 22:28:05 发布
原创 最新推荐文章于 2024-10-02 22:28:05 发布 · 2.4k 阅读 · 14 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga开发

如今FPGA输入时钟与几年前不同，需差分时钟输入，差分信号分LVDS和LVPECL，时钟芯片输出后要经直流或交流耦合接入FPGA。文中介绍了FPGA输入时钟要求，如差分I/O电平标准；还阐述了直流耦合与交流耦合的区别，以及时钟芯片输出LVDS和LVPECL信号时的情况。

几年前FPGA时钟只需要连接一个单端输入的晶振，非常容易。现在不同了，差分时钟输入，差分信号又分为LVDS和LVPECL，时钟芯片输出后还要经过直流或交流耦合才能接入FPGA，有点晕了，今天仔细研究一下。

FPGA输入时钟要求

FPGA手册中对时钟输入的描述：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-gqH6nzh1-1692496116799)(./pic/1.png)]
差分I/O电平标准：

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-j6rd7fQn-1692496116800)(./pic/2.png)]

真差分信号电压不能超过VICM(max) + VID(max)/2 。

直流耦合与交流耦合

时钟的发送端和接收端都有各自的电平接口类型，它们有可能不相同也可能是相同的。 这个时候通常就会有两种连接方式，即AC耦合以及DC耦合。 其实说简单也很简单，AC耦合就是中间用电容把发送接收端的共模电平隔开，而DC耦合就是不加电容。交流耦合(AC Coupling)就是通过隔直电容耦合，去掉了直流分量。直流耦合(DC Coupling)就是直通，交流直流一起过，并不是去掉了交流分量。

LVDS与LVPECL

时钟芯片输出时钟信号通常有LVDS和LVPECL。

当时时钟芯片输出LVDS信号时

DC耦合

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-JwScUOzR-1692496116801)(./pic/3.png)]

两种AC耦合方式。

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-XXQj0YHK-1692496116801)(./pic/4.png)]

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-TNO7c08d-1692496116802)(./pic/5.png)]

当时钟信号输出LVPECL信号时

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-nBbn9x6U-1692496116802)(./pic/6.png)]

[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-6L29Mbrn-1692496116803)(./pic/7.png)]

FPGA时钟资源详解（2）——Clock-Capable Inputs
apple_53311083的博客
03-24 2399
Clock-Capable(CC) input在现代 FPGA 设计中扮演着至关重要的角色。这些专用输入引脚允许高性能的时钟信号直接进入 FPGA，确保了时钟网络的精确性和稳定性。通过利用 CC 输入，设计师可以有效地管理 FPGA 内部的时钟分配，优化整个系统的性能。
FPGA时钟资源详解（3）——全局时钟资源
apple_53311083的博客
03-25 4538
本文介绍了FPGA中的全局时钟概念，说明了时钟区域和全局时钟域的相关概念。主要介绍了FPGA中的全局时钟缓冲器BUFG和相关的原语
【FPGA开发】Xilinx FPGA差分输入时钟的使用方法
最新发布
句点的博客
10-02 3394
对于在Xilinx的FPGA上怎么使用差分输入时钟进行了介绍
FPGA差分输入时钟怎么使用
qq_34975667的博客
12-21 2万+
最近，FPGA刚刚入门，写了个分频电路，点亮几个LED灯，testbench方面已经没有问题了。准备下载开发板(xilinx kc705)，发现时钟输入和普通的不太一样，折腾了一段时间 xilinx kc705 时钟输入电路  这个电路是差分时钟输出，我想肯定有办法将差分信号转为单端信号，就去查阅了一下资料，  IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器，用于不同电平...
FPGA 中差分时钟的使用
耐心的小黑的博客
04-20 2万+
一、前言 很多FPGA的板载时钟（板载晶振提供）不是普通的单端时钟信号，而是差分时钟信号，比如我正在使用的genesys2开发板。 此时我们就不能像使用普通时钟信号一样直接使用差分时钟信号，而是需要使用IBUFGDS（xilinx 原语）或者PLL将差分信号转换成单端信号。 PLL之所以也可以用来将差分时钟转换成单端时钟，是因为我们可以设置其输入时钟的source为Differential clock capable pin，也即告诉PLL输入时钟差分时钟。其实PLL也是在自己内部调用IBUFGDS来实现信
【FPGA】关于KC705开发板的差分时钟（主时钟为差分100M）
wind
03-08 6496
GPIO_SW_E是直接连接到FPGA管脚上，下拉到地，按键断开时，常为低电平。按键按下闭合，为高电平。，然而我想把这个工程套用在xilinx KC705上，发现不是那么顺利。最近在学习FPGA，第一个实例当然是流水灯了，我已经将之整理为博客。我们想要实现的就是，按键按下，为高电平时候，进行复位。约束文件xdc==中修改下，才可以生成bit正常。这样修改后，bit 生成正确，流水灯跑起来了哈~~这个工程，使用的开发板，给FPGA的主时钟是。对于差分时钟，我们需要在==.v文件。
FPGA 差分时钟
weixin_43726692的博客
03-23 2849
初学XILINX Zynq UltraScale+ MPSoCs 开发平台的开发板，在使用时发现是差分时钟输入。该时钟是一个差分 200MHz 晶振提供给 PL 逻辑 DDR 参考时钟，PS端是一个单端 33.3333MHz 晶振提供。初不知差分时钟输入的作用，查询资料可知。 差分晶振，顾名思义，就是输出是差分信号的晶振。差分晶振是指输出差分信号的晶振，通过使用2种相位彼此完全相反的信号，从而消除了共模噪声，从而实现一个更高性能的系统。此时我们就不能像使用普通时钟信号一样直接使用差分时钟信号，而是需要使用
FPGA时钟约束时钟余量超差解决方法
08-04
总之，解决FPGA时钟约束余量超差的问题需要综合考虑芯片选择、运算优化、IO布局、路径优化以及功耗管理等多个方面。在设计过程中，应时刻关注时序分析结果，并根据需要适时调整策略，确保设计能在目标时钟频率下稳定...
FPGA时钟设计.pdf
07-13
FPGA时钟设计的知识点总结： 1. FPGA时钟的重要性：在FPGA（Field Programmable Gate Array，现场可编程门阵列）的设计中，时钟信号对于设备的稳定运行至关重要。时钟信号不仅需要在正常条件下正常工作，还必须在...
FPGA时钟域处理
Qqyangleiyu的博客
08-26 1533
FPGA在代码设计的时候要考虑不同功能会有不同的时钟域，在设计构思的时候就要考虑到框图中的时钟域划分。一般都是多时钟域设计总体起来说需要考虑两个方面的知识点，时钟资源有哪些，跨时钟域的处理。另外就是需要考虑对时钟本身的处理需要考虑的处理技巧，如分频，时钟的反转或者倍频调整（尽量还是用pll吧）
基于BUFGMUX与DCM的FPGA时钟电路设计
12-09
基于BUFGMUX与DCM的FPGA时钟电路设计 宋威，方穗明 在当前的数字集成电路设计中,同步电路占了绝大部分。所谓同步电路，即电路中的所有寄存器由为数不多的几个全局时钟驱动，被相同时钟信号驱动的寄存器共同组成一...
FPGA引入外部时钟
强迫症高级患者的博客
08-22 9964
参考文章链接：https://www.mianbaoban.cn/blog/452191-407048.html 在有些项目设计中，为了方便，将外部时钟信号不加处理直接引入FPGA芯片使用，有时候会导致意想不到的BUG发生，而且这种BUG是不可重复的。 将外部时钟直接连接到FPGA芯片的普通I/O管脚，而非专用时钟输入管脚，将会导致下面问题： 1.由于该时钟信号是通过各种长短布线资源，甚至经过LU...
FPGA外部时钟接入
m0_51766317的博客
03-10 1252
这时，综合仍然会报错：Place:1153 - A clock IOB / BUFGCTRL clock component pair have been found that are not placed at an optimal clock IOB / BUFGCTRL site pair…这样的方式可以将error改成warning，综合通过。adc_dco_bufg 为处理完成的时钟信号。adc_dco_p/n 为输入的差分信号。
Xilinx FPGA差分时钟转单端时钟设计
ByteProwl的博客
08-06 1601
然而，在某些情况下，我们需要将差分时钟（Differential Clock）转换为单端时钟（Single-ended Clock），以适应特定的电路需求。本文将介绍一种使用Xilinx FPGA进行差分时钟转单端时钟设计的方法，并提供相应的源代码。本文介绍了一种使用Xilinx FPGA实现差分时钟转单端时钟的方法，并给出了相应的Verilog HDL源代码。差分时钟是由两个相反极性但频率相同的信号组成的时钟信号。通过使用上述代码，我们可以在Xilinx FPGA上实现差分时钟转单端时钟的功能。
差分信号，单端信号和FPGA中的时钟总结
Tulip__的博客
02-24 5222
还提到了一个问题是当外部传输数据和随路时钟传给FGPA时，随路时钟和传入数据有满足建立时间关系，但是进来以后介入到BUFG上后clk_in和clk_reg之间就会一定延迟，这样如果将传输进来的时钟直接用BUFG并使用在采集数据时会出现因为建立时间关系不对等的采集错误问题。同时，差分信号的接收端是在n/p发生正负跳变的交叉点。所有的时钟尽量都要使用全局的时钟树资源，如果全局时钟资源不够，需要用到长线资源或本地走线资源的话，多留意时序报告中的clock skew，注意保持时间(hold time)问题。
Xilinx FPGA单端时钟设计策略
TechO_O的博客
08-09 407
在FPGA（现场可编程门阵列）设计中，时钟是至关重要的组成部分，它是同步电路中的基础。单端时钟设计是一种常见的时钟分配方法，它可以简化设计并提高系统性能。综上所述，本文介绍了Xilinx FPGA上的单端时钟设计方法，包括时钟网络布线、时钟域划分、时钟分频以及时钟缓冲器与布线优化。通过合理的时钟设计策略，可以提高FPGA设计的性能和可靠性。时钟触发条件，定义了时钟域1和时钟域2的寄存器以及数据传输逻辑。请注意，在不同的时钟域之间进行数据传输需要考虑时钟同步的问题。引入FPGA，在设计中的各个模块中，使用。
FPGA时序约束之时钟约束(altera)
热门推荐
huan09900990的博客
08-14 4万+
fpga 时钟约束 时序约束
Xilinx FPGA一路时钟输入两个PLL
wkonghua的博客
07-22 2846
Xilinx FPGA一路时钟输入两个PLL
【差分时钟转单端时钟】FPGA原语设计详解
与其临渊羡鱼,不如退而结网
07-25 2843
而转换差分信号为单端信号，需要通过一个差分转单端的电路，即将差分对中的正负两个信号线中的一个作为时钟信号输入，另一个信号线可以忽略。本文将介绍利用FPGA实现差分时钟转单端时钟的原语设计。总体来说，差分时钟信号在高速传输和抗干扰方面优于单端时钟信号，但实际应用中也会遇到需要将差分时钟信号转换成单端时钟信号的情况。在这段代码中，clk_p和clk_n分别是输入的差分时钟信号的正负两个信号线，通过与非运算对这两个信号线进行处理，输出的clk_out即为转换后的单端时钟信号。
评论
成就一亿技术人!
拼手气红包6.0元
还能输入1000个字符
 
红包 添加红包
表情包 插入表情
表情包 代码片
 条评论被折叠 查看
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

硬码农二毛哥

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值