FPGA差分输入时钟怎么使用

最近，FPGA刚刚入门，写了个分频电路，点亮几个LED灯，testbench方面已经没有问题了。准备下载开发板(xilinx kc705)，发现时钟输入和普通的不太一样，折腾了一段时间

xilinx kc705 时钟输入电路 

这个电路是差分时钟输出，我想肯定有办法将差分信号转为单端信号，就去查阅了一下资料， 

IBUFDS、IBUFGDS和OBUFDS都是差分信号缓冲器，用于不同电平接口之间的缓冲和转换。

IBUFDS 是差分输入的时候用;

OBUFDS 是差分输出的时候用;

IBUFGDS 则是时钟信号专用的输入缓冲器。

更多参考 https://blog.youkuaiyun.com/github_33678609/article/details/53789063

然后我就实例化一个差分信号缓冲器

并在testbench进行仿真，差分信号可以用