DPHY协议解析

DPHY 功能总结

High-Speed signaling mode

High-Power signaling mode 用于高速通信。

Low-Power signaling mode

Low-Power signaling mode 用于控制。

Low-Power Escape Mode

Low-Power Escape Mode 用于低速率异步数据通信。

PHY实现要支持Low-Power signaling mode，可以选择支持Alternate Low-Power signaling mode。

当DPHY每个lane速率在80 到1500 Mbps之间，不需要纠偏校准（deskew calibration）。当DPHY每个lane速率在1500到2500 Mbps之间需要纠偏校准。当速率达到 4500 Mbps时需要equalization 。

Architecture

Lane Modules

PHY包含一个Clock Lane Module and one和多个Data Lane Modules

High-Speed signals 电压摆幅为200 mV，Low-Power signals电压为1.2V 。

High-Speed功能包含差分发送(HS-TX) 和差分接受 (HS-RX).

Low-Power functions 包含单端传输(LP-TX), 接收(LP-RX) and Low-Power Contention-Detectors (LP-CD)

Lane States and Line Levels

常规运行时驱动Lane可以是HS-TX或LP-TX。HS-TX输出差分信号，LP-TX可以单独驱动Dp和Dn。High-Speed Lane states有两种Differential-0和Differential-1。 Low-Power Lane states 有四种。

Operating Modes: Control, High-Speed, and Escape

在常规HS和LP运行过程中，数据Lane既可以是High-Speed模式，也可以是Control模式。High-Speed数据突发传输，在Stop状态开始发送。

High-Speed Data Transmission

传输从LP-11开始，在LP-11结束。 starts from, and ends with, a Stop state。

Bi-directional Data Lane Turnaround

传输方向转换可以通过Link Turnaround实现。一种方式通过Control Mode Lane Turnaround使用LP mode signaling，另一种通过Fast Lane Turnaround通过HS mode signaling。

Control Mode Lane Turnaround

Escape Mode

对于Data Lanes，一旦进入Escape Mode，传输要发送8bit命令。

Data Lane进入 Escape Mod通过如下过程。 (LP-11, LP-10, LP-00, LP-01,LP-00)。

上图种使用Spaced-One-Hot编码，每个编码包含两部分，One-Hot phase (Mark-0 or Mark-1) 和 Space phase 。