- 博客(5)
- 收藏
- 关注
RSS订阅原创 硬件学习记录
当设置信号发生器内阻Rs为50Ω时，面板上输出幅度X时，实际的物理层输出幅度为2X。当示波器选择50Ω检测，根据分压原理，测到的幅度为X；当示波器选择高阻检测，测到的为信号源电压2X。首先，所涉及到的电路如下图所示，Vs为信号源，内阻为Rs，Vo为示波器示数，RL为设置的示波器内阻。所以，当测量一个完整的电路里面某两点之间的电压时，示波器应当选择高阻测量。1.为什么示波器观察到的波形幅度是信号发生器输出波形的幅度的两倍？
2024-04-16 14:52:05
248
原创 FPGA外部时钟接入
这时，综合仍然会报错：Place:1153 - A clock IOB / BUFGCTRL clock component pair have been found that are not placed at an optimal clock IOB / BUFGCTRL site pair…这样的方式可以将error改成warning，综合通过。adc_dco_bufg 为处理完成的时钟信号。adc_dco_p/n 为输入的差分信号。
2024-03-10 10:42:48
997
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人