[Verilog学习笔记]②程序设计语句和描述方式

RealWeakCoder

于 2021-05-28 16:28:20 发布

阅读量1.5k

点赞数 2

分类专栏： Verilog 文章标签： verilog

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/RealCoder/article/details/117337740

版权

本文详细介绍了Verilog编程中的数据流建模和行为级建模，包括连续赋值语句、initial和always过程语句、阻塞与非阻塞赋值语句，以及各种循环和条件分支语句的使用。此外，还涵盖了结构化建模的模块级和门级建模概念。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

一、数据流建模

1.连续赋值语句

目标类型是线型
连续赋值中，只要赋值语句右边表达式任何一个变量有变化，表达式被立即计算
连续赋值语句不能出现在过程块中
多个连续赋值语句之间是并行语句

assign y=m|n

二、行为级建模

在这里插入图片描述

1.过程语句

1.1 initial过程语句

在这里插入图片描述
一般用于初始化

1.2always语句块

always语句块的出发状态是一直存在的，只要满足always后面的敏感事件列表，就执行过程块。
在这里插入图片描述

1.3过程语句使

最低0.47元/天解锁文章

评论 2

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。