- 博客(84)
- 资源 (19)
- 收藏
- 关注
RSS订阅
原创 Xilinx_JESD204B
Xilinx_JESD204B_AXI配置说明：通过FPGA的高速数据接口JESD204B对AD9625进行高速采集。环境：Vivado2018.3。IP核：JESD204(7.2)。参考手册：pg066_jesd204 v7.2。资料以及IP_licence：JESD204BAXI协议资料：AXI文章目录JESD204B概述JESD204B接口术语JESD204B 层JESD204B_AXI介绍AXI介绍JESD204B__AXI_Lite接口AXI-Lite接口介绍AXI-Lite接口信号
2022-03-04 15:09:53
12501
11
原创 FPGA/IC 秋招笔试/面试题总结（续）
FPGA/IC 秋招笔试/面试题总结（续）来啦…文章目录二十七、状态机1. Moore/Mealy状态机2.一、二、三段式状态机二十七、状态机1. Moore/Mealy状态机（1）Moore状态机：输出只由当前状态决定，即次态=f（现态。输入），输出=f（现态）Moore型状态机的输出信号是直接由状态寄存器译码得到的。Moore型状态机检测序列1101如下Moore型状态机输出函数只由状态变量决定，想要输出Z=1，必须S4状态形成，即寄存器中的1101都打进去后才可以。输出Z=1会在
2021-08-27 17:10:08
19323
10
原创 FPGA/IC 秋招笔试/面试题总结
文章目录一、FPGA内部资源1. 什么是FPGA2.FPGA内部资源二、同步时钟、同步/异步电路1.同步时钟2.同步/异步电路三、同步复位/异步复位1.同步复位2. 异步复位3. 异步复位同步释放四、同步FIFO/异步FIFO1.同步FIFO2.异步FIFO五、FIFO最小深度计算1.FIFO最小深度2.示例分析六、逻辑电平1.TTL电平标准2.LVTTL电平标准3.CMOS电平标准4.LVCOMS电平标准5.RS2326.RS4857.ECL、PECL、LVPECL8.LVDS9.CML10.GTL11
2021-08-25 10:39:13
44222
29
原创 AMBA-CHI协议详解（二十五）
本节展示了Stash transaction的示例互连协议流程、如何在Requester处处理 CopyBack-Snoop 请求的Hazard条件（冲突），以及如何在 HN-F 处处理各种请求和Snoop请求的Hazard条件。
2025-03-19 21:30:03
182
原创 AMBA-CHI协议详解（十六）
Combined Write requests、Atomic transactions、Other transactions描述以及cache状态转换
2025-02-17 10:15:52
63
原创 AMBA-CHI协议详解（十二）
协议节点访问cache line时需要采取的操作取决于cache line的状态。协议定义了以下cache line状态
2024-12-17 21:58:38
195
2
原创 AMBA-CHI协议详解（十）
该规范提供了一个Request Retry（请求重试）机制，确保当请求到达一个Completer 时，它要么被接受，要么被给予一个RetryAck响应，以防止阻塞REQ通道。
2024-10-20 22:03:21
523
2
原创 AMBA-CHI协议详解（八）
事务包括定义互连处理事务的方式的属性。其中包括地址、内存属性、snoop属性和数据格式化。每个属性都在本节中定义。
2024-08-31 15:18:45
617
原创 AMBA-CHI协议详解（五）
每个事务由许多不同的packets组成，这些数据包通过互连（interconnect）传输。packets内的一组ID域段用于提供有关包的附加信息。
2024-08-12 22:54:07
1295
原创 AMBA-CHI协议详解（四）
Write Transactions、Atomic transactions、 Stash transactions、 Dataless transactions的等各个事务的事务流。
2024-06-19 22:56:22
1820
原创 AMBA-CHI协议详解（三）
Write Transactions、Atomic transactions、 Stash transactions、 Dataless transactions的等各个事务的事务流。
2024-06-19 22:55:29
2111
原创 AMBA-CHI协议详解（一）
CHI体系结构是一种可扩展、一致性的集线器接口和片上互联，可由多个组件使用。CHI体系结构允许根据性能、功耗和面积系统要求灵活地进行组件连接拓扑。硬件一致性使系统组件能够共享内存，而无需维护软件缓存以保持一致性。如果两个组件对同一存储器位置的写入可被所有组件以相同的顺序观察到，则存储器区域是一致的。
2024-03-15 23:07:40
7940
原创 【存储】ZYNQ+NVMe小型化全国产存储解决方案
按照本文方式处理，使用ZYNQ标准的文件系统下可以达到2GB/s的存储带宽。该方案的文件系统采用标准的Linux内核系统，移植性好，成本低，运行也稳定。通过PCIE核的更换，PCIe核的增加，也能够适应不同的存储带宽核存储容量的需求。
2024-03-11 22:42:49
1224
原创 基于python+pyqt5的串口助手
基于python+pyqt5的串口助手环境： pycharm、python3.8，pyqt5，pyserial。（订阅后有问题，或者需要该节的工程文件 请私信）说明： 通过python3.8、pyqt5和pyserial自制串口助手，可以实现基础ascll码，hex数据的收发以及定时发送，还可以实现接收数据的动态波形显示。☞ 功能展示在工程应用中串口助手的其他功能因项目而异，因此学会基础功能的搭建，在改进的时候就方便很多。.........
2022-07-03 11:47:30
10005
43
原创 基于FPGA的一维卷积神经网络CNN的实现（八）激活层实现
激活层实现环境： Pytorch，Pycham，Matlab。（订阅后有问题，或者需要该节的文件 请私信）说明： 上一节已经介绍了池化层电路实现的原理，这一节主要介绍线性激活层实现的原理 。第一节：基于FPGA的一维卷积神经网络CNN的实现（一）框架第二节：基于FPGA的一维卷积神经网络CNN的实现（二）资源分配第三节：基于FPGA的一维卷积神经网络CNN的实现（三）训练网络搭建及参数导出（附代码）第四节：基于FPGA的一维卷积神经网络CNN的实现（四）Matlab前向验证（附代码）......
2022-06-29 10:38:37
2518
原创 基于FPGA的一维卷积神经网络CNN的实现（七）池化层实现
池化层实现环境： Pytorch，Pycham，Matlab。（订阅后有问题，或者需要该节的文件 请私信）说明： 上一节已经介绍了卷积层电路实现的原理，这一节主要介绍池化层实现的原理 。第一节：基于FPGA的一维卷积神经网络CNN的实现（一）框架第二节：基于FPGA的一维卷积神经网络CNN的实现（二）资源分配第三节：基于FPGA的一维卷积神经网络CNN的实现（三）训练网络搭建及参数导出（附代码）第四节：基于FPGA的一维卷积神经网络CNN的实现（四）Matlab前向验证（附代码）第五节：基于FPGA
2022-06-18 11:39:50
1846
3
原创 基于FPGA的一维卷积神经网络CNN的实现（六）卷积层实现
卷积层实现环境： Pytorch，Pycham，Matlab。（订阅后有问题，或者需要该节的文件直接加微信：Crazzy_M）说明： 上一节已经通过Matlab将CNN网络所需的权重参数转换为定点数。该节在FPGA端进行卷积层的实现。.....................
2022-06-11 10:00:00
2872
1
原创 雷达辐射源调制信号仿真
雷达辐射源调制信号仿真说明：通过Matlab进行单载频（CW），线性调频（LFM）、非线性调频（NLFM）、二相编码（BPSK）、四相编码（QPSK）、二频编码（BFSK）、四频编码（QFSK）七种雷达脉内调制信号的方仿真。.........
2022-06-10 20:52:00
7051
1
原创 雷达辐射源调制信号仿真（代码）
雷达辐射源调制信号仿真说明：通过Matlab进行单载频（CW），线性调频（LFM）、非线性调频（NLFM）、二相编码（BPSK）、四相编码（QPSK）、二频编码（BFSK）、四频编码（QFSK）七种雷达脉内调制信号的方仿真。...
2022-06-10 20:44:02
5199
3
原创 基于FPGA的一维卷积神经网络CNN的实现（五）数据量化（附代码）
上一节已经通过Matlab中基础的乘加运算进行了CNN网络的前向计算过程。该节利用Matlab将导出的CNN网络所需要的参数进行定点量化，最后传输至FPGA端进行计算。
2022-06-07 11:09:28
2903
原创 基于FPGA的一维卷积神经网络CNN的实现（四）Matlab前向验证（附代码）
上一节已经由Pytorch框架训练得到最优的训练参数，并且已经将参数导出至.mat文件。该节通过Matlab利用基础的乘加计算来搭建CNN网络的前向计算（不是用深度学习库），从底层熟悉CNN是怎么实现的。（知道底层怎么实现，才能在FPGA上搭建吧）.....................
2022-05-29 22:56:29
2087
1
原创 基于FPGA的一维卷积神经网络CNN的实现（三）训练网络搭建及参数导出（附代码）
训练网络搭建环境：Pytorch，Pycham，Matlab。说明：该网络反向传播是通过软件方式生成，FPGA内部不进行反向传播计算。该节通过Python获取训练数据集，并通过Pytorch框架搭建的CNN网络进行网络的训练。并将训练的最优参数导出，这一节先导出至Matalb进行网络的验证以及数据的量化。文章目录1.数据集的获取1.1 正弦波的获取1.2 余弦波的获取1.3 三角波的获取1.数据集的获取首先明白我们识别的波形为，正弦波，余弦波，三角波。没有噪声的信号波形如下所示，没有噪声的
2022-05-24 10:19:22
5343
7
原创 基于Xilinx XDMA 的PCIE通信
基于Xilinx XDMA 的PCIE通信概述： 想实现基于FPGA的PCIe通信，查阅互联网各种转载…基本都是对PCIe的描述，所以想写一下基于XDMA的PCIe通信的实现（PCIe结构仅做简单的描述（笔记），了解详细结构移至互联网）。实践实践！！！说明：参考文档：PCI Express Base Specification Revision 3.0PCI Express Base Specification Revision 5.0pg195-pcie-dmaPCI Express体系
2021-12-05 10:56:37
7346
6
基于XDMA的PCIE读写DDR.rar
2021-08-25
input delay工程所需资料.rar
2021-07-29
基于XDMA的PCIE VIVADO工程
2021-07-25
PCI Express学习文档
2021-07-08
时序图绘制_timegen
2020-12-05
office卸载.rar
2020-11-19
DBSLDR_V1.0.97.0
2020-11-19
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人