- 博客(41)
- 资源 (99)
- 收藏
- 关注
原创 Zynq MPSoC / RFSoC 动态配置 DIMM DDR
对于 DIMM 拓扑的 DDR,通常可以使用 I2C 对搭载在 DIMM 上的 SDP EEPROM 进行读取后获得配置参数,然后对 DDR 控制器进行配置。AMD Xilinx UG1085 的 Dynamic DDR Configuration 一节指出,当 DDR 控制器处于复位状态时,可以在运行时通过 FSBL 获取 DDR 参数并对 DDR 控制器进行初始化。本文基于 Zynq RFSoC,对 PS 端的 SO-DIMM DDR 进行动态配置。
2024-06-28 10:58:02
1596
原创 a, an
一般说来,可数名词前面可以用 a(或 an),不可数名词前面不可用 a(或 an),如可以说 a healthy boy,却不可说 a health,可以说 a chair,却不可说 a furniture。如 hour 以辅音字母 h 开首,但读音作[ˈaʊə],是以元音开首的,所以前面该用 an,不用 a。如 a fool of a man 是 “一个呆子般的男子”,a gem of a poem 是 “一首宝石般(精致)的诗”,a mountain of a wave 是 “一个高山似的浪”
2023-04-12 23:13:03
974
原创 牛津5000词汇表(The Oxford 5000™)
本文首发于 Josh Gao 的博客:The Oxford 5000 is an expanded core word list for advanced learners of English. As well as the Oxford 3000, it includes an additional 2000 words for learners at B2-C1 level, which are listed here.
2023-04-12 23:04:13
4114
原创 牛津3000词汇表(The Oxford 3000™)
The Oxford 3000 is the list of the 3000 most important words to learn in English, from A1 to B2 level.
2023-04-12 22:58:16
8462
原创 Josh‘s Notes: SystemVerilog 验证 (Part 3 — 过程语句和子程序)
在做设计验证时,需要写很多代码,其中大部分在任务和函数里面。SystemVerilog 在这方面增加了许多改进使得它更接近 C 语言,从而使代码的编写变得更加容易,尤其是在处理参数传递上。
2022-06-08 15:42:04
1482
1
原创 Josh‘s Notes: SystemVerilog 验证 (Part 2 — 数据类型)
和 Verilog 相比,SystemVerilog 提供了很多改进的数据结构。虽然其中的部分结构最初是为设计者创建的,但对测试者也同样有用。本文将介绍这些对验证很有用的数据结构。
2022-06-01 18:58:05
1032
原创 Josh‘s Notes: SystemVerilog 验证 (Part 1 — 验证导论)
在开始学习有关 System Verilog 语言的细节之前,需要理解如何制订计划来验证手中的设计,以及整个验证计划对 testbench 结构的影响。就像所有房子都有厨房、卧室和浴室一样,所有 testbench 也都需要共享一些用于产生激励、检验响应的结构。本文对 testbench 的构建和设计给出一些引导性的建议和编码风格方面的参考,以满足不同的需要。
2022-05-31 09:53:22
1866
原创 Josh 的学习笔记之数字通信(Part 5——通信链路分析)
通信链路(link)属于系统的哪一部分?链路不仅指发射机与接收机之间的信道或者区域,还包括整个通信路径:从信源开始,通过所有的编码和调制过程,经由发射机和信道,直到包含所有信号处理功能的接收机,最后结束于信宿。
2020-10-24 21:45:12
6062
3
原创 Josh 的学习笔记之数字通信(Part 4——带通调制和解调)
本文主要介绍了一些基本的带通调制方式,尤其是相移键控(PSK)和频移键控(FSK)。我们从几何角度分析了信号矢量和噪声矢量,尤其是对极和正交信号集。在几何上,根据正交信号空间和信号区域研究了信号检测问题。了解了信号空间和导致发送信号进入错误区域的噪声矢量,就很容易理解检测问题以及各种调制解调技术的性能。Part 9 将再次考察调制和解调问题,并且研究调制技术带宽效率问题。
2020-06-09 22:43:22
17286
2
原创 Josh 的学习笔记之数字通信(Part 3——基带信号解调与检测)
本文论述了含加性高斯白噪声的二进制信号的检测过程,包含两个基本步骤。第一步,将接收波形转换为一个独立数值;第二步,比较该数值与门限值,并且判断发送信号。其次讨论了如何选择最佳门限值的问题,还证明了采用线性滤波器(即匹配滤波器或相关器)可以获得最大信噪比,从而最小化差错概率。接着定义了码间串扰(ISI)的概念,阐述了奈奎斯特关于无码间串扰码元检测的最小理论带觅差错性能的降低有两种情况。最后讨论了能够消除码间串扰的均衡技术。
2020-06-03 23:50:18
5849
1
原创 Josh 的学习笔记之数字通信(Part 2——格式化和基带调制)
本文首先讨论了在所有数字通信系统中都很重要的步骤,即将源信息(包括文本信息和模拟信息)转换为与数字系统兼容的格式;还讨论了采样、量化(非均匀量化和均匀量化)和脉冲编码调制(PCM);接着讨论了在信道中传输的基带信号脉冲波形的选择;最后介绍了双二进制码的概念,双二进制码通过引入可控制的码间串扰来提高带宽利用率,但要以增大信号的发射功率为代价。
2020-05-26 14:03:40
2312
原创 Josh 的学习笔记之数字通信(Part 1——信号和频谱)
本文定义了一些数字通信中的基本术语,引入了时变信号的基本概念,如分类、频谱密度自相关等,分析了随机信号,并从统计特性和频谱分布两个角度分析了通信系统的主要噪声模型——高斯白噪声; 最后讨论了信号通过线性系统的性质,并给出了理想滤波器的几个可实现的逼近。绝对带宽是很抽象的概念,在实际系统中要根据具体应用选择合适的带宽定义。
2020-05-25 19:20:49
5871
2
原创 Josh 的学习笔记之 Verilog(Part 7——逻辑验证与 testbench 编写)
验证是芯片设计过程中非常重要的一个环节。无缺陷的芯片不是设计出来的,而是验证出来的。验证的过程是否准确与完备,在一定程度上决定了一个芯片的命运。在芯片设计中,功能验证的方法主要有 3 种:仿真、形式验证以及硬件加速。在本篇笔记中,将重点介绍仿真的概念、仿真平台的搭建以及如何利用高效的仿真平台来验证设计等话题。
2020-05-19 12:30:42
5833
原创 Josh 的学习笔记之 Verilog(Part 6——如何写好状态机)
状态机是逻辑设计的重要内容,其设计水平直接反应工程师的逻辑功底,所以许多公司的硬件和逻辑工程师面试中,状态机设计几乎是必选题目。本篇笔记在引入状态机设计思想的基础上,重点讨论如何写好状态机。
2020-05-18 13:52:47
1910
原创 Josh 的复习总结之数字信号处理(Part 7——数字滤波器设计)
本文主要总结了 IIR 数字滤波器(低通)和 FIR 数字滤波器的设计方法。IIR 滤波器从 Butterwoth 模拟滤波器出发,推导了脉冲响应不变法和双线性变换法,并对两种方法的设计步骤进行了说明。FIR 主要设计线性相位滤波器,对四种线性相位 FIR 滤波器的特性进行了对比总结,介绍了窗函数法、推导了频率取样法,并对两种方法的设计步骤进行了说明。
2020-05-17 13:25:34
2701
原创 Josh 的复习总结之数字信号处理(Part 6——数字滤波器的基本结构)
本文主要总结了常见的 IIR 数字滤波器和 FIR 数字滤波器的基本结构。IIR 数字滤波器部分主要包含 IIR 数字滤波器的结构特点,直接Ⅰ型、直接Ⅱ型(典范型)、级联型、并联型 IIR 数字滤波器的结构及流图,并对转置定理做了补充。FIR 数字滤波器部分主要包含 FIR数字滤波器的结构特点,直接型(卷积型、横截型)、级联型、频率取样型(梳状滤波器、谐振柜、修正频率取样型)、线性相位型 FIR 数字滤波器的结构及流图。
2020-05-16 13:20:55
3662
原创 Josh 的复习总结之数字信号处理(Part 5——部分 FFT 蝶形图)
本文主要总结了常用的 4 点、8 点和 16 点FFT的蝶形图的画法。对于 4 点 FFT,包含了基-2 按频时间/频率抽取、分裂基-2/4 按频率抽取、基-4 按频率抽取的蝶形图的画法;对于 8 点 FFT,包含了基-2 按频时间/频率抽取、分裂基-2/4 按频率抽取的蝶形图的画法;对于 16 点 FFT,包含了基-2 按频时间/频率抽取、分裂基-2/4 按时间/频率抽取、基-4 按频率抽取的蝶形图的画法。
2020-05-16 09:33:23
12249
7
原创 Josh 的复习总结之数字信号处理(Part 4——快速傅里叶变换 FFT)
本文主要总结了 FFT 提升计算效率的主要依据,推导了基-2按时间、频率抽取的 FFT 算法,并对两种算法的复加、复乘次数进行了对比,推导了分裂基-2/4 按频率抽取的 FFT 算法(基-4按频率抽取的 FFT 算法同理)并分析了运算量,最后推导了实序列的 FFT 算法(包括用一个 N 点的 FFT 同时计算两个 N 点实序列的 DFT 和用一个 N 点的 DFT 计算一个 2N 点实序列的 DFT)。
2020-05-15 14:20:46
1660
2
原创 Josh 的复习总结之数字信号处理(Part 3——离散傅里叶变换 DFT)
本文主要总结了离散傅里叶变换(DFT)的定义、矩阵算法、性质,阐述了频域取样点数的限制,推导了内插公式,解释了用 DFT 对连续时间信号逼近的问题。在性质方面,介绍了 DFT 的线性性质、如何用正变换计算逆变换、对称定理、反转定理、序列的总和、序列的起始值、延长序列的 DFT、有限长序列的圆周特性(圆周移位、圆周反转、时间圆周移位定理、频率圆周移位定理、圆轴对称性、圆周卷积定理、重叠相加法和重叠保留法等)、Parseval 定理和 DFT 与 z 变换的关系。
2020-05-15 10:14:01
1564
2
原创 Josh 的复习总结之数字信号处理(Part 2——离散傅里叶级数 DFS)
本文总结了傅里叶变换的 4 种形式(非周期/周期连续/离散时间信号的傅里叶变换),推导离散傅里叶级数 DFS 的正变换和逆变换,给出了 DFS 的部分性质和证明(包含线性性质、时移性质、频移性质、时域周期卷积和频域周期卷积)。
2020-05-14 17:26:15
953
原创 Josh 的复习总结之数字信号处理(Part 1——离散时间信号和系统分析基础)
本文主要总结、分析了理想取样信号的频谱、按非零脉宽取样的信号的频谱,在取样信号频谱分析的基础上提出了 Shannon 取样定理,推导了信号的取样内插公式,给出了数字与角频率和模拟与角频率的关系,提出了离散线性卷积的矩阵算法,总结了单位取样响应和系统频率响应的关系,简略介绍了共轭对称与共轭反对称的概念,最后以关系图的形式总结了傅里叶变换、拉氏变换和 z 变换的关系。本文是学习数字信号处理,从模拟域到数字域转变的基础。
2020-05-14 14:19:50
1070
原创 Josh 的学习笔记之 Verilog(Part 5——RTL 设计与编码指导)
在 Part 4 中通过具体的 RTL 建模建立了一些对 RTL 级描述的一些感性认识,本文将较深入地探讨一些 RTL 设计的基本规律。RTL 设计规律与方法是一个非常大的论题,在此不可能面面俱到,希望通过本文的介绍,引起大家的注意。如果大家能在日后的工作实践中,不断积累,有意识地积累基本设计原则、设计思想,将取得事半功倍的效果!
2020-05-01 21:36:10
3587
2
原创 Josh 的学习笔记之 Verilog(Part 4——RTL 概念与常用 RTL 建模)
Verilog HDL 的基本功能之一是描述可综合的硬件电路。如何合理使用 Verilog HDL 描述高性能的可综合电路是 Verilog 系列学习笔记的目的,也是后续要讨论的主要问题。本文介绍了 RTL 和综合的基本概念,通过常用 RTL 电路模型来对可综合的 RTL 级描述方式建立整体性的认识。力图通过范例,逐步引导初学者建立可综合 RTL 子集的概念。
2020-04-10 12:59:57
5941
原创 Josh 的学习笔记之 Verilog(Part 3——描述方式和设计层次)
Verilog 语言可以用多种方式来描述硬件,同时,使用这些描述方式又可以在多个抽象层次上设计硬件。这是 Verilog 语言的重要特征。本文主要侧重于阐述 Verilog 语言的描述方法和设计层次。
2020-04-02 13:06:26
2849
原创 Josh 的学习笔记之 Verilog(Part 2——Verilog 语言基础)
本文从一个 Verilog 用例出发,对 Verilog 语言的语法进行了阐释。包括的内容主要有 Verilog 语言的基本词法,常用的编译指令,逻辑值、常量、变量的含义,操作符的概念和分类等,还对 Verilog 中的参数、并发以及系统任务和系统函数进行了简要说明。
2020-03-30 22:50:02
2685
1
原创 Josh 的学习笔记之 Verilog(Part 1——初识 HDL 设计方法)
本文阐述了 HDL 语言/设计方法的基本概念。主要介绍了数字系统建模方法的演变,引入了 HDL 语言的基本概念,对 Verilog HDL 和 VHDL、Verilog HDL 和 C 的联系与区别进行了说明,在最后引入了 HDL 的设计和验证流程,并对各个流程进行了简单说明。
2020-03-29 23:43:33
1483
1
原创 免安装版的 MySQL 的下载与配置
本文旨在记录 MySQL Community Server 8.0.19 的免安装下载与配置方法,对配置过程中碰到的“由于找不到VCRUNTIME140_1.dll,无法继续执行代码。重新安装程序可能会解决此问题。”的问题提出了解决方法。
2020-03-25 19:34:45
336
VESA DDC协议标准(Display Data Channel Command Interface standard) 包括应用实例及代码
2020-05-09
DDC 的 Simulink 建模模型
2020-05-09
数字上下变频 FPGA 设计的详细介绍资料(中文版)
2020-05-09
斜拉索频率计算 ANSYS 命令流
2020-05-09
基于 MATLAB GUI 的电话拨号音的合成与识别
2020-05-09
基于号码双频表和傅里叶变换的由电话按键音识别电话号码的程序
2020-05-09
PWM 的占空比和死区时间可调的 Verilog HDL 程序设计和测试
2020-05-08
基于 FPGA 的 I2C 总线模拟,采用 Verilog HDL 语言编写
2020-05-08
用 Verilog HDL 写的 SDRAM core 源程序(已通过测试)
2020-05-08
Verilog HDL 入门实例(含 ADC、FIFO、ADDER、MULTIPLIER等)
2020-05-08
FBMC 的 AWGN 信道仿真(matlab)
2020-05-08
FBMC 的各个模块的代码实现(matlab)
2020-05-08
FBMC and GFDM Interference Cancellation Schemes for FDR PHY Design
2020-05-08
基于 MATLAB 的 FBMC 系统子载波预留实现
2020-05-08
基于 MATLAB 的 Turbo Code 仿真
2020-05-07
IEEE 投稿的 LaTeX 模板
2020-05-07
MATLAB 最优化算法合集
2020-05-06
华大 HC32L136 额温枪方案全套资料
2020-05-06
基于瑞萨 R7F0C002 的非接触式红外感应体温计全套资料
2020-05-06
应用典型的 MMSE 算法对 MIMO-OFDM 信道进行估计(含详细的说明)
2020-05-26
OFDM 的详细仿真代码,有信道编码,调制,信道估计等
2020-05-26
采用 LS 和 MMSE 算法对 OFDM 系统进行信道估计(带详细解析)
2020-05-26
OFDM 系统仿真,分析了 AWGN 信道和瑞利衰落信道下的 ber 曲线
2020-05-26
无线通信系统中功率控制博弈论算法的 MATLAB 实现
2020-05-26
Part 7-examples.zip
2020-05-23
Verilog 写的 HDMI 接口源程序及说明文档
2020-05-17
MIMO 检测算法 ML、ZF、MMSE 等(采用 BPSK 调制,平坦瑞利信道)
2020-05-17
基于 FPGA 的 2048 点 FFT 的 Verilog实现的源代码
2020-05-17
用 Verilog 和 VHDL 编写的 uart 通信代码(可综合)
2020-05-17
LDPC 编码,随机生成 H 矩阵,LLR-BP算法译码(含详尽注释)
2020-05-17
BPSK+编码+交织仿真通信链路,仿真分析在不同信道条件下的不同译码算法的误比特率性能
2020-05-16
DS/CDMA 直接序列码分多址仿真(已调试,直接可用)
2020-05-15
在 LTE 标准下 MIMO-OFDM 的仿真程序
2020-05-10
MIMO-OFDM 系统的信道估计程序(包括导频设计,信道建模和常见的信道估计方法)
2020-05-10
OFDM 超宽带通信的 Simulink 仿真
2020-05-10
AWGN 和 瑞利信道下 OFDM 通信系统框架的 Simulink 模型
2020-05-10
MIMO-OFDM不同信道估计的对比(matlab)
2020-05-10
OFDM 程序源码和 SIMULINK 平台仿真
2020-05-10
基于 MATLAB 的 DDC 设计(含详细注释)
2020-05-09
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人