一丢沙-优快云博客

原创 HDLbits例题三——Sequential Logic

摘要：本文展示了多种Verilog实现的D触发器(DFF)模块设计，包括基本DFF、8位DFF、同步/异步复位DFF、带字节使能的16位DFF、D锁存器、带门电路的DFF组合、边沿检测电路等。重点演示了时钟沿触发机制（posedge/negedge）、复位逻辑（同步/异步）、条件写入（如byteena控制）等关键特性，以及通过组合逻辑扩展DFF功能的方法。所有设计均遵循时序电路编码规范，采用非阻塞赋值。

2025-10-08 21:18:20 647

原创 HDLbits例题三——combination logic

这篇文章展示了多个Verilog模块的设计实现，包括基本逻辑门电路（如与门、或门、异或门等）、组合电路（如多路复用器、加法器）、时序电路（如7420芯片）以及卡诺图优化电路。每个模块都采用了assign语句实现组合逻辑，部分模块使用了always块和循环结构来处理多位信号。文章还包含了BCD加法器等复杂电路的层级设计示例。这些模块涵盖了数字电路设计的基础功能单元，展示了Verilog语言在硬件描述中的典型应用。

2025-09-30 16:09:24 572

原创 HDLbits例题二——more verilog feratures

本文展示了Verilog HDL中常用电路设计方法，包括组合逻辑（assign/always块）、时序逻辑（时钟触发）、条件语句（if/case）、优先级编码器、三目运算符、归约运算符、循环结构（for/generate）等实现。重点演示了如何避免锁存器、使用casez/casex处理优先级编码、向量翻转、位计数、加法器链等典型电路设计技巧，并比较了assign语句与always块在组合逻辑中的等效性。这些实例覆盖了Verilog数字电路设计的核心语法和常见应用场景。

2025-09-26 17:25:19 573

原创 HDLbits例题一——basics、vectors、hierarchy

这篇文章介绍了Verilog HDL基础语法和基本电路设计，主要包括以下内容：1. 基本门电路实现（与门、或门、异或门等）；2. 向量操作和位运算；3. 模块实例化与端口连接；4. 加法器设计（包括进位选择加法器和加减法器）。文章通过多个代码示例展示了如何使用Verilog实现数字电路，包括基本的逻辑门、多位信号处理和复杂模块的构建。

2025-09-23 13:57:44 493

原创 Verilog 硬件描述语言自学——重温数电之555定时器

本文介绍了555定时器的结构原理及其三种典型应用电路。555定时器是一种常用的中规模集成电路，可用于构建施密特触发器、单稳态触发器和多谐振荡器。施密特触发器具有双阈值特性，适用于波形变换、整形和干扰消除；单稳态触发器在外触发后产生固定宽度的脉冲；多谐振荡器则通过RC充放电产生连续方波。这三种电路广泛应用于信号处理、定时控制和波形发生等领域。

2025-09-04 17:13:19 805

原创 Verilog 硬件描述语言自学——重温数电之半导体存储器

半导体存储器能存放大量二值信息的半导体器件。存储器的主要性能指标：数据存储量大——存储容量大；取快速度——存储时间短。存储器分类只读存储器和随机只读存储器。RAM(随机存取存储器)在运行状态可以随时进行读或写操作。存储的数据必须有电源供应才能保存,一旦掉电, 数据全部丢失。ROM(只读存储器)：在正常工作状态只能读出信息。断电后信息不会丢失，常用于存放固定信息（如程序、常数等）几个基本概念：字：计算机中作为一个整体被存取传送处理的一组数据。一个字所含的位数称为字长。4位。

2025-09-04 15:40:59 1233

原创 Verilog 硬件描述语言自学——重温数电之时序逻辑电路

时序逻辑电路由组合电路和存储电路组成，具有反馈结构，分为同步和异步两种类型。同步电路所有触发器状态同时更新，异步电路则不同步。时序电路分为米利型（输出依赖输入和状态）和穆尔型（输出仅依赖状态）。分析时序电路需列出状态方程、激励方程和输出方程，绘制状态图或波形图。设计过程包括建立状态表、状态化简、状态编码、选择触发器类型等步骤。典型时序电路包括寄存器、移位寄存器和计数器。Verilog HDL可用于描述时序电路，如移位寄存器、计数器和状态机。学习过程中需掌握基本概念、分析方法和设计步骤，并通过实例加深理解。

2025-09-04 00:26:52 1325

原创 Verilog 硬件描述语言自学——重温数电之触发器

摘要：触发器是能存储一位二值信号的基本单元电路，具有保持状态、置位/复位功能。基本RS触发器由两个与非门构成，存在不定状态；同步RS触发器在CP=1期间状态随输入变化；主从RS触发器通过主从结构实现边沿触发，抗干扰更强。还介绍了JK、D、T等触发器类型及其特性。触发器按逻辑功能可分为D、JK、T等类型，按触发方式分为电平敏感和边沿触发。最后给出了用Verilog HDL描述锁存器和触发器的建模方法，包括电平敏感和边沿敏感的代码实现。

2025-08-31 16:13:27 2505

原创 Verilog 硬件描述语言自学——重温数电之典型组合逻辑电路

本文系统介绍了数字逻辑电路中的编码器、译码器/数据分配器、数据选择器、数值比较器和算术运算电路五大模块。详细阐述了编码器（普通/优先）的工作原理与分类，译码器的功能实现与典型应用（如74HC138），数据选择器的电路设计与扩展应用（如LUT实现逻辑函数），数值比较器的位扩展方法（串联/并联），以及算术运算电路（半加器/全加器、串行/超前进位加法器）的设计原理与实现方式。通过具体电路实例（如CD4532、74HC85等集成电路）展示了各模块的功能特点与实现方法，为数字系统设计提供了完整的组合逻辑电路解决方案。

2025-08-30 22:10:30 1444

原创 Verilog 硬件描述语言自学——重温数电之组合逻辑电路

组合逻辑电路是数字电路的基础模块，其特点是输出仅取决于当前输入，不含记忆元件。主要内容包括：1）电路定义与特征；2）分析方法（逻辑表达式→化简→真值表→功能分析）；3）设计流程（逻辑抽象→真值表→表达式→优化实现）；4）电路优化目标（降低成本、提高速度）；5）竞争冒险现象及消除方法（消除互补变量、增加乘积项、并联电容）。本章重点介绍了组合电路的基本设计思路和方法，为后续学习典型组合电路奠定基础。

2025-08-29 17:30:39 1449

原创 Verilog 硬件描述语言自学——重温数电之逻辑代数与硬件描述语言基础

本文介绍了逻辑代数的基础知识及其在数字电路设计中的应用。主要内容包括：1）逻辑代数的基本定理与规则（代入、反演、对偶规则）；2）逻辑函数的化简方法及最简形式；3）最小项和最大项的定义与性质；4）卡诺图的表示与化简方法；5）可编程逻辑器件（FPGA）的基本概念；6）硬件描述语言Verilog HDL在数字系统设计流程中的作用。文章系统阐述了逻辑函数的数学表示和简化技术，以及其在现代数字电路实现中的实际应用。

2025-08-24 00:51:06 1256

原创 Verilog 硬件描述语言自学——重温数电之基本逻辑运算篇

本文摘要介绍了数字逻辑中的五种编码与逻辑运算方法：1）BCD码以4位二进制表示十进制数，包括8421、2421、5421、余3码等；2）格雷码采用相邻码元仅一位变化的特性，适用于模拟量转换；3）ASCII码用7位编码表示字符和符号；4）二值逻辑变量及基本逻辑运算（与、或、非等）及其表达式；5）逻辑函数的多种表示方法（真值表、逻辑图、波形图等）及其相互转换。这些内容构成了数字系统设计与分析的基础知识体系。（149字）

2025-08-20 16:19:55 875

原创 Verilog 硬件描述语言自学——Verilog HDL 数字逻辑电路设计方法

广义的加法器包括加法器和减法器，在实际系统中加法器的输入通常采用的是。,部分语言是为电路的测试和仿真制定的。所用的逻辑器件数目最少，器件的种类最少，且器件之间的连线最简单,这样的电路称为“最小化”电路；设计人员通过描述性语言调用和组合这些基本单元实现特定的功能,其基本的电路是灵活的。方式对大规模复杂电路进行设计, 如对有限状态机、数字滤波器、总线和接口电路的描述等。因此就电路结构而言，加法电路和减法电路是一样的，只不过输入信号采用的是。逻辑上相同的电路在物理电路中的形式却有可能完全不同。

2025-08-18 23:15:27 959

原创 Verilog 硬件描述语言自学——程序设计语句和描述方式

Verilog HDL硬件建模方法摘要 Verilog HDL提供了三种硬件建模方法：数据流建模、行为级建模和结构化建模。数据流建模通过连续赋值语句（assign）描述组合逻辑电路，分为显式和隐式两种形式，支持延时和驱动强度设置。行为级建模使用initial和always过程块，通过过程赋值、条件分支和循环语句实现高层次抽象设计，适用于复杂逻辑和状态机。结构化建模通过模块实例化实现层次化设计，支持模块级、门级和开关级建模，可采用位置对应或名称对应方式连接端口，并能通过参数重定义实现模块复用。三种方法分别适用

2025-08-17 18:01:03 2461

原创 Verilog 硬件描述语言自学——Verilog HDL 基础知识

VerilogHDL语言要素与模块设计摘要 VerilogHDL是一种硬件描述语言，其语法借鉴C语言，包含以下核心要素：语言基础：包括空白符（编译时忽略）、注释符（//单行和/* */多行）、标识符（区分大小写，首字符须为字母或下划线）和关键字（全部小写）；数据类型：分为物理类型（如wire、reg对应硬件连线/寄存器）和抽象类型（integer、real等用于辅助设计）；数值系统：支持四种逻辑状态（0,1,x,z），提供二进制、十进制等进制表示，含位宽定义和下划线分隔；运算符：包含算术、关系、位操

2025-08-12 17:58:56 1274

原创 Verilog 硬件描述语言自学——概念篇

本文概述了数字集成电路设计中硬件描述语言（HDL）的应用与发展，重点分析Verilog HDL的特点与优势。随着集成电路工艺进入纳米级，设计复杂度不断提升，EDA工具和HDL成为提高设计效率的关键技术。Verilog HDL和VHDL作为主流HDL语言，均已成为IEEE标准，但在语法结构、设计范围（Verilog支持开关级描述）和适用场景上存在差异。Verilog HDL凭借描述效率高、灵活性强等特点，在数字IC设计流程中发挥重要作用，支持从系统级到开关级的建模与验证，并促进功能模块的可重用性（软核/固核/

2025-08-10 17:32:12 2273

原创《system verilog 测试平台编写指南》自学篇——第二章数据类型

本文介绍了Verilog和SystemVerilog中的数据类型系统。主要内容包括：1）Verilog-1995的基本数据类型，如wire、reg、integer等，以及数据表示方法；2）线网类型和变量类型的区别与应用场景；3）D触发器实现和always语句的使用；4）有符号/无符号数的声明方式；5）一维和二维数组的定义与访问方法；6）SystemVerilog对数据类型的扩展，如logic类型、双状态数据类型等；7）常用的系统函数和数组操作方法。文章系统地梳理了硬件描述语言中数据类型的关键概念和使用规范。

2025-08-10 13:54:55 1218