46，Verilog-2005标准篇：CMOS 开关

CMOS 开关的实例声明应以下列关键字之一开头：

cmos  rcmos

其延迟指定为 0、1、2 或 3 个延迟。如果延迟指定包含三个延迟，第一个延迟应决定上升延迟，第二个延迟应决定下降延迟，第三个延迟决定到z的转换延迟，三个延迟中最小的延迟应决定到 x 的转换延迟。到 H 或 L 的转换延迟与到 x 的转换延迟相同。如果延迟指定包含两个延迟，第一个延迟应决定输出上升延迟，第二个延迟应决定输出下降延迟，两个延迟中较小的延迟应适用于到 x 和 z 的输出转换。如果只指定了一个延迟，则应指定所有输出转换的延迟。如果没有指定延迟，则通过开关的传播延迟应为零。

cmos 和 rcmos 开关应具有一个数据输入端、一个数据输出端和两个控制输入端。在端口列表中，第一个端口应连接数据输出端，第二个端口应连接数据输入端，第三个端口应连接 n沟道控制输入端，最后一个端口应连接p沟道控制输入端。

cmos 开关应视为 pmos 开关和 nmos 开关的组合。rcmos 开关应视为 rpmos 开关和 rnmos 开关的组合。这些组合开关应共享数据输入和数据输出端口，但它们应具有单独的控制输入端口。

例如cmos 逻辑门等同于nmos和pmos逻辑门的配对组合，如下图所示：

cmos  (w, datain, ncontrol, pcontrol);

等价于

nmos  (w, datain, ncontrol);

pmos  (w, datain, pcontrol);

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！