【verilog入门】1.CMOS原理

1：p-type和n-type的区别—PN结

都是存在四个端口，分别为gate、source、drain、body。区别是n_type的body常接GND，而p_type的body常接Vdd,

p-type和n-type区别为多数载流子不同，导电效果不同，常温导电率不同。

n-type的多数载流子为电子，p-type为空穴

n-type半导体在相同高温下电子更活跃，导电效果比p-type的半导体效果好

漏记接输出信号，栅极接输入信号，源极和衬底接地和电源。

反相器就是可以看做是一个由gate端控制NMOS和PMOS的电路。gate等于0的时候PMOS导通，对电容进行充电；gate等于1的时候NMOS导通，对电容进行放电。

2:门

与非门： 电路 assign=~(a&b);

异或非门 ：assign out=a^~b;  （异或非门就是同或门）

或非门：电路 assign=~(a|b);

异或门：assign out=a^b;

 三态门：tristate buffer,A是输入,Y是输出，EN为使能，在EN为1的时候传输A的值给Y，EN为0的时候输出是高阻态Z。