41，Verilog-2005标准篇：and, nand, nor, or, xor,和xnor逻辑门

多输入逻辑门的实例声明应以下列关键字之一开始：

and  nand  nor  or  xor  xnor

延迟参数指定应为0、1或2个延迟。如果包含两个延迟，则第一个延迟决定输出上升延迟，第二个延迟决定输出下降延迟，两个延迟中较小的延迟适用于输出到 x 的转换。如果没有指定延迟，则通过逻辑门的传播延迟为零。

这六个逻辑门应具有一个输出，以及一个或多个输入。端口列表中的第一个端口应连接到逻辑门的输出端，所有其他端口则连接到逻辑门的输入端。

表1列出了这些逻辑门的真值表，展示了两个输入值的结果：

表1：两输入逻辑门的真值表

具有两个以上输入端的这六种逻辑门应按各自的逻辑扩展，且输入端的数量不应改变传播延迟。例如下面的示例声明了一个双输入与门：

and a1（out、in1、in2）；

其中的输入是in1和in2，输出为out，实例名称为 a1。

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！