31，Verilog-2005标准篇：带符号表达式

verilog要想获得正确的运算结果，控制表达式的符号非常重要。除了前面诸多篇幅概述的规则外，还可以使用两个系统函数来处理表达式的类型转换：$signed() 和 $unsigned()。这两个函数将对输入表达式进行分析，并返回一个与输入表达式位宽大小、值以及函数定义的类型相同的有/无符号值：

例如：

点赞加关注博主（ID：FPGA小飞）的博文，咱们一起系统学习verilog最终标准IEEE Std 1364-2005吧！