[PCIE]gen6 (上)

BIG_APPLE1

已于 2025-07-02 20:32:07 修改

阅读量1k

点赞数 11

CC 4.0 BY-SA版权

文章标签：硬件工程硬件架构

于 2025-06-22 17:57:08 首次发布

本文链接：https://blog.youkuaiyun.com/BIG_APPLE1/article/details/148830246

https://mp.weixin.qq.com/s/wj8YAmzZrvxScWhg-_B1QQ

PCIe Gen6（PCI Express 第6代）是较新一代的PCI Express标准，于2022年正式推出，并在2024年进一步发展和普及。以下是关于PCIe Gen6的详细信息：

1. 协议升级

1.1 信号传输与编码方式

PCIe Gen6采用了PAM4（四电平脉冲幅度调制）信号，相较于Gen5的NRZ（非归零）信号有以下特点：

（1）PAM4每周期传输2bit数据，能够以相同的频率实现两倍的吞吐率。

（2）电压电平从2个增加到4个，提供传输速率但增加了信号处理复杂度

（3）信号幅度变为1/3，SNR下降9.5db，导致误码率增加，需要更复杂的信号处理技术（如CTLE、FEC）来保证信号质量。

（4）pma4采用gray code 降低误码

（a）data stream中的全部bits都会加扰并格雷码

（b）不加扰的symbols不gray coded，如K码、EIEOS、FTS、EIEOS等

（c）half-scrambled TS0 order set symbol 可以在放射端选择是否gray coded

最低0.47元/天解锁文章

200万优质内容无限畅学

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

BIG_APPLE1

关注关注

11
点赞
踩
19

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

PCIe 6.0 – 关于 PCI Express Gen6 您需要知道的一切

qq_43416206的博客

05-01

2798

幸运的是，PCIe 6.0 FEC 足够轻，对延迟的影响最小。在电气层上，PCIe 6.0 使用 PAM4 信号（“四级脉冲幅度调制”），每个时钟周期将 2 位组合为 4 个幅度级别（00、01、10、11），与 PCIe 5.0 和前几代相比，它使用 NRZ 调制，每个时钟周期 1 位和两个幅度级别 (0, 1)。虽然 PAM4 信号更容易出错，但由于调制技术的性质，与 PCIe 5.0 相比，通道损耗不受影响，因此 PCB 上 PCIe 6.0 信号的范围将与 PCIe 5.0 相同。

PCIe 6.0 标准概述

jkh920184196的博客

08-08

2769

虽然这些类型的系统存在于一些最先进的应用中，但它们并不是 PCIe 6.0 需求的主要市场驱动因素。得益于通过 PAM-4 信令的带宽双倍机制，PCIe 6.0 的 PCB 设计将遵循其他高速标准所使用的许多相同的高速 PCB 布局和布线技术。PCIe 的最新版本是 Gen6，即 PCIe 6.0。这种信号传输方法是 PCIe 的首创，也是我们在当前标准中看到的双倍数据速率的重要推动因素。采用 PAM-4 信号的 FEC 还有助于增加 PCIe 6.0 通道的范围，使其与 PCIe 5.0 通道基本相同。

参与评论您还未登录，请先登录后发表或查看评论

PCIe Gen6新特性简介

元直的博客

05-30

737

摘要：PCIe（Peripheral Component Interconnect Express）Gen6 是PCIe标准的最新一代技术，相较于PCIe Gen5，它引入了多项新特性以支持更高的带宽、更低的延迟和更好的信号完整性。以下将详细总结PCIe Gen6的新特性，与Gen5的对比，特别是在子系统验证和VIP（Verification IP）使用方面的差异，以及Gen6物理层（PHY Layer）编码方式的变化及其理解。PCIe Gen6新特性。

afagagagaa的博客

04-27

1436

FLIT 中有 6 B DLP 数据（非DLLP），其中前 2 B 是留给 FLIT ACK / NAK / Replay 用的，取代了 Gen5 中采用 DLLP 的 ACK / NAK 机制。之前是以 TLP 为单位进行事务传输，PCIe 6.0 以 FLIT 为单位进行事务传输，每个 FLIT 有 256 B 数据（格式如式1），每 B 数据占用 4 UI。堆，但如果学到的知识不成体系，遇到问题时只是浅尝辄止，不再深入研究，那么很难做到真正的技术提升。图1 x8 FLIT 格式。

MangoPapa

10-12

9963

【PCIe 6.0】PCIe 6.0 新特性 - L0p 详解

MangoPapa

01-13

7715

昨天刚发布了PCIe 6.0 协议最终版，今天 L0p 新特性的详细解读就来了，你不来看看吗？

PCIe gen 4 spec

10-06

PCIe Gen 4 Spec PCIe Gen 4 Spec是PCI Express技术的第四代规范，于2017年9月27日发布。该规范是PCI Express Base Specification的第四个主要版本，主要目标是提高数据传输速度和带宽。 PCI Express是一种高性能...

PCIe Gen1~Gen5的PIPE Interface学习文档

10-05

从Gen1到Gen5，PCIe接口的传输速率不断提升，为设备提供了更快的数据传输能力。PIPE（Physical Layer Interface for PCI Express）是PCIe规范的一部分，专门负责物理层的数据传输和信号处理。在PCIe Gen1中，PIPE...

pcie gen6 equalization

06-09

PCIe Gen6相较于前代，物理层的变化主要体现在提升信号质量和提高传输速度上。在高速通信中，信号在传输过程中会因为线路的阻抗不匹配、噪声和干扰等因素导致失真，equalization（均衡）技术就是用来恢复这些失真的...

NVLink、UALink 崛起，PCIe Gen6 如何用 PAM4 迎战未来？

jkh920184196的博客

04-27

1049

现在数字经济发展地相当快速，像Cloud、现在火红的AI、大数据这些新技术都需要在数据中心里运行更多运算，伴随而来的是更快的数据传输速度的需求。相当多样的数据传输拓朴不停交换大量数据，以应付即时运算和庞大的数据读写需求。所以，硬件接口技术也必须不断升级，否则整个系统就会被数据传输带宽给卡住。在传统服务器领域，一直都是PCIe当作主要高速传输媒介，靠着将每个Lane的Data Rate提高，进而提升整体带宽。但到了PCIe Gen6这一关，单靠传统的NRZ编码技术已经遇到相当大的瓶颈。

PCIe 6.0概述

一个早起的程序员

01-16

8155

目录 1.PCIe 6.0新特性 2.通道和PAM-4 3.FLIT 4.新的低功耗状态 5.在64GT/s下保持性能 6.PHY和控制器集成 7.测试和调试注意事项 8.总结 1.PCIe 6.0新特性 PCI Express(PCIe)6.0技术即将推出，对于高性能计算、AI和存储SoC开发者来说，理解并考虑如何最好地应对即将面对的关键变化，以及由此带来的设计挑战变得至关重要。这些变化包括从非归零(NRZ)转换到脉冲幅度调制4(PAM-4)信号导致对噪声的敏感性增加，转向FLow控制

PCIE学习（6.0-＞6.1-＞6.2）

ln_evo的博客

04-29

4252

目的：记录学习PCIE

PCIe Gen6相比Gen5的新特性、优化点

元直的博客

06-01

796

符号率”倍增，实际每条 Lane 原始吞吐率翻倍。• 向下兼容：Gen6 PHY 可向下回落至 Gen5/Gen4/…；协议栈（Transaction/Data Link 层）几乎无改动，对软件透明。

【PCIe 6.0】缘起缘灭缘终尽，花开花落花归尘——缅怀被PCIe 6.0拿掉的LN（Lightweight Notification）协议

MangoPapa

10-19

4139

缘起缘灭缘终尽，花开花落花归尘——缅怀被PCIe 6.0拿掉的LN（Lightweight Notification）协议。 PCIe 6.0缘何会把LN协议删掉？让我们一探究竟！

【PCIe 6.0】颠覆性技术！你NRZ相守20年又怎样？看我PAM4如何上位PCIe 6.0 ！

MangoPapa

10-15

8734

PCIe用了5代20年的NRZ信号换成PAM4信号了？凭什么！？我这就给您分析分析——本文主要对比了NRZ和PAM4，分析了PAM4在PCIe Gen6中的重要性

[PCIe]Gen6 PAM4的功耗相比Gen5 NRZ增加了多少？

最新发布

元直的博客

06-01

642

在 PCIe Gen6 中，由于物理层从 NRZ 升级到 PAM4，信噪比 (SNR) 和抖动容限都大幅收紧，为了在误码率 (BER) 从典型的 10⁻¹² 放宽到 ≈10⁻⁶ 时还能保证端到端 BER ≤10⁻²⁵，– PAM4 每个符号承载 2 bit，眼图较窄，信噪比要求高，导致裸 BER 从 10⁻¹² 上升到 10⁻⁶ – 10⁻⁵。– 将 K 比特划分为 S 个长度为 m 的符号（m=8 或 10，取决于实现），例如 160 个 8-bit 符号。PAM4 的 BER 水平放宽至 10⁻⁶…

深入了解 PCIe 6.0 的演变和优化

启芯硬件的博客

05-10

1183

PCI-Express是继ISA和PCI总线之后的第三代I/O总线，即3GIO。由Intel在2001年的IDF上提出，后来PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”。它的主要优势就是数据传输速率高，另外还有抗干扰能力强，传输距离远，功耗低等优点。注：第一代总线一般指ISA、EISA、VESA和Micro Platforms。第二代总线一般指PCI、AGP和P...

浅析PCIe 6.0功能更新与实现的挑战-1

存储随笔

01-02

1610

新规范还规定，在FLIT的32个双字（DW）边界内，每个FC/VC最多只能包含4个非NOP TLP，这是PCIe 6.0新增的规定。这样的设计是为了防止突发错误，特别是当错误发生在小于3个字节的情况下，能够有效地进行纠正，从而提升整个系统的稳定性和可靠性。在PCIe 6.0中，由于采用了PAM4信号调制技术，PAM4（脉冲幅度调制，四级）是一种信号调制技术，它在同一符号时间内通过四个不同的电压电平来传递两位数据。在之前的PCIe版本中，事务数据以可变长度的形式存在，称为TLP（事务层包）。

pcie gen6

04-02

### PCIe Gen6 规格与特性 PCIe 6.0 是 PCI-SIG 组织于2022年发布的最新一代标准，其主要目标是在保持向后兼容的同时显著提升性能和效率。以下是关于 PCIe Gen6 的一些关键特性和支持的硬件： #### 1. 双向带宽翻倍 PCIe 6.0 将单通道（Lane）的数据传输速率提高至 **64 GT/s**，相比前代 PCIe 5.0 提升了一倍[^1]。通过这种升级，PCIe 6.0 实现了惊人的 **256 GB/s** 的双向带宽。 #### 2. 向后兼容性尽管 PCIe 6.0 使用了全新的编码方案——**PAM-4 调制技术**来实现更高的吞吐量，但它仍然完全向下兼容之前的 PCIe 版本设备。这意味着旧版硬件可以在新一代主板上运行，反之亦然。 #### 3. 错误检测与纠正机制为了应对更高频率下可能出现的信号完整性问题，PCIe 6.0 引入了先进的错误检测和纠正算法，从而确保即使在高负载情况下也能维持稳定可靠的通信质量。 #### 4. 流控单元（FLIT）作为一种创新性的流量管理模式，“流控单元”被引入到第六代协议中。它能够更高效地管理数据包发送过程中的缓冲区占用情况，减少延迟并优化资源利用率。 #### 5. 支持硬件类型虽然具体产品还在陆续推出阶段，但从已知信息来看，未来将有多种类型的高性能计算平台、图形处理单元以及固态硬盘会采用此新标准： - **GPU**: 新一代显卡可能利用额外带宽进一步增强渲染能力和AI训练速度； - **NVMe SSDs**: 如 Memblaze 发布的企业级解决方案可能会率先适配该接口以发挥极致读写效能[^5]; - **FPGA 加速卡**: 类似 GaGe 所提供的定制化服务或许也会考虑加入对 PCIe 6.0 的全面支持[^4]. ```python # 示例代码展示如何查询当前系统所使用的PCIe版本号 import os def get_pcie_version(): try: result = os.popen('lspci -vv | grep LnkCap').read() return result.strip().split(':')[1].strip() except Exception as e: return str(e) print(get_pcie_version()) ```