一个AMBA协议相关组合逻辑回环的问题

最新推荐文章于 2024-08-26 11:35:27 发布

巴山小将

最新推荐文章于 2024-08-26 11:35:27 发布

阅读量598

点赞数

CC 4.0 BY-SA版权

文章标签： IC设计组合逻辑回环

本文链接：https://blog.youkuaiyun.com/zymwzgl/article/details/102591356

本文介绍了在设计一个单master控制两个slave的小系统时遇到的组合逻辑回环问题。该问题源于BUSMATRIX组件中hreadyout和htrans之间的组合路径。为了解决master在访问不同slave时数据phase和地址phase重合导致的问题，尝试使用hreadyout控制HTRANSM，但产生了巨大的组合回环路径。解决方案是通过在特定时机保存trans和haddrs信息，避免在不恰当的时间发送BM2的trans，同时需要增加寄存器和选择逻辑。最初的简单设计会导致总线被拉死，因为CPU和BM2的传输同步出现问题，造成无效传输占用BM2的slave口。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

最近要设计一个单master控制两个slave的小系统，如下图所示。
在这里插入图片描述小系统框图
结果在综合和nlint的时候报出了组合逻辑回环的问题。
后来检查了一下代码，发现组合回环路径如下：
组合回环路径
在BUSMATRIX（图中的BM1和BM2）中和返回给其master的hreadyout和其收到的htrans是组合关系。其组合路径就是图中的1和4。为了避开这种组合路径我之前设计不敢直接用返回的hreadyoutm，耍了个小聪明，使用了另一个端口的hreadyout，结果就出现了如上图的巨大组合回环路径。
之所以使用hreadyout来组合控制HTRANSM是为了解决以下场景：
Master访问BM1然后马上切换去访问BM2。访问BM1的数据phase和访问BM2的地址phase就重合了。为了在重合的时候将BM2的trans发送到BM2，就需要用BM1的ready来组合控制（在BM1的数据phase还未完成时，时不能将BM2的trans发下去，后面解释原因）。于是就产生了上面的组合回环路径。
也就是说直接在BM1的地址phase和数据phase都不然BM2的trans发下去。BM2需要在BM1的数据phase结束后的一个再讲trans发下去，这样就必须在BM2的数据phase的最后一个周期(此时ready1拉高)时，将trans，haddrs等信息保存下来。因为在当这个时候，回复给CPU的ready是有效的&#x

最低0.47元/天解锁文章