- 博客(3)
- 收藏
- 关注
RSS订阅原创 FPGA_状态机_谈恋爱
记录一下自己学习的东西吧，以便以后使用 状态机 对状态机没有什么特别的理解，就是几个有限的状态之间的切换，用的还是挺多的。 常规的状态机都是三段式： （1）状态定义 （2）状态跳转 （3）下个状态判断 有一些设计会加入第四段，也就是在状态判断的组合逻辑后续加入新的一级时序逻辑判断，这样的好处包括：（1）信号同步，数据对齐，时序能够更有效的约束。（2）有效的滤掉组合逻辑的毛刺。 下面是自己设计的一个...
2020-04-04 00:46:34
262
原创 verilog基本语法（1）
初学FPGA，总是爱忘记一些基本的语法 自己写个文章记录一些常见的问题以备以后查看 以下纯属个人理解： 1、原码反码补码 （1）原码 [+1]原 = 0000 0001 [-1]原 = 1000 0001 第一位表示符号，其余为表示数值，一个8位的数据取值范围为： [1111 1111 , 0111 1111] = [-127 , 127] （2）反码 [+1] = [000000...............
2020-04-03 17:54:03
2427
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人