FPGA原型验证中DW迁移的问题

最近需要将IC设计的rtl迁移到FPGA上进行FPGA原型验证（使用的FPGA较为古老，只能用ISE），重做了时钟树，时钟约束和IO的替换后。接下来就需要将一些IP迁移到FPGA中，其中主要涉及到RAM和DW的迁移。RAM的迁移比较好做，直接按照设计要求在ISE的coregen中生成就可以了。DW的库大部分也比较好做，这部分DW可以在ISE的coregen中找到对应的IP。但是还有部分DW在ISE中是没有对应的IP的，譬如求对数的浮点操作，试图采用以下三种方法。
1、查阅了相关资料说使用FPGA compiler工具可以将DW转换为FPGA可用的文件，但是我手头没有这个工具。
2、用DC综合对应的DW，导出映射到GTECH库的文件。但是试了几次，都没有导出这个文件。
3、使用DC综合对应的DW，导出网表文件，然后用stand cell和网表一起放入ISE中生成ngc文件。
上面的方法3解决了我的问题。但是在这种方法网表可能会用到使用了ISE无法识别的UDP原语的CELL。后来在DC综合时对这类的cell设置set_dont_use，就可以在ISE中生成想要的ngc文件了。