002 PLL - Phase Locked Loop

功能

• 输出一个和输入信号同频、同相位(或有固定相位差)的信号

组成

• $w_o÷N=w_i$
• $w_o\times N=w_i$
• 负反馈是分频器(÷N)时，PLL为倍频电路
• 负反馈是倍频器(×N)时，PLL为分频电路

鉴相器(PD，Phase Detector)

• 比较输入和反馈信号的相位，输出一个和两个信号相位差相关的信号

正弦波鉴相器 - 模拟乘法器

$$u_i=U_{i}sin[w_{i}t+{\theta }_i(t)]=U_{i}sin{\varphi }_i$$
$$u_o=U_{o}cos[w_{o}t+{\theta }_o(t)]=U_{o}cos{\varphi }_o$$
u c = A m u i u o = 1 2 A m u i u o { s i n [ ( w i + w o ) t + θ i ( t ) + θ o ( t ) ] + s i n [ ( w i − w o ) t + θ i ( t ) − θ o ( t ) ] } u_c=A_mu_iu_o={1 \over 2}A_mu_iu_o\{sin[(w_i+w_o)t+\theta_i(t)+\theta_o(t)]+sin[(w_i-w_o)t+\theta_i(t)-\theta_o(t)]\} uc​=Am​ui​uo​=21​Am​ui​uo​{sin[(wi​+wo​)t+θi​(t)+θo​(t)]+sin[(wi​−wo​)t+θi​(t)−θo​(t)]}
u c = K d { s i n [ ( w i + w o ) t + θ i ( t ) + θ o ( t ) ] + s i n [ ( w i − w o ) t + θ i ( t ) − θ o ( t ) ] } u_c=K_d\{sin[(w_i+w_o)t+\theta_i(t)+\theta_o(t)]+sin[(w_i-w_o)t+\theta_i(t)-\theta_o(t)]\} uc​=Kd​{sin[(wi​+wo​)t+θi​(t)+θo​(t)]+sin[(wi​−wo​)t+θi​(t)−θo​(t)]}

数字鉴相器

• $w_{+IN}>w_{-IN}$，$OUT$高电平比较多，CP充电，VCO调大$w_{-IN}$
• $w_{+IN}<w_{-IN}$，$OUT$低电平比较多，CP放电，VCO调小$w_{-IN}$
• 频率、相位锁定后，保持平衡

环路滤波器(LF，Loop Filter)

u c = K d { s i n [ ( w i + w o ) t + θ i ( t ) + θ o ( t ) ] + s i n [ ( w i − w o ) t + θ i ( t ) − θ o ( t ) ] } u_c=K_d\{sin[(w_i+w_o)t+\theta_i(t)+\theta_o(t)]+sin[(w_i-w_o)t+\theta_i(t)-\theta_o(t)]\} uc​=Kd​{sin[(wi​+wo​)t+θi​(t)+θo​(t)]+sin[(wi​−wo​)t+θi​(t)−θo​(t)]}
$$u_d=K_{d}sin[(w_i-w_o)t+{\theta }_i(t)-{\theta }_o(t)]$$

• 高频窄带滤波器，只让输入信号频率附近的频率通过
• 比如滤除$(w_i+w_o)$，留下$(w_i-w_o)$

压控振荡器(VCO，Voltage Controlled Oscillator)

$$u_d=K_{d}sin[(w_i-w_o)t+{\theta }_i(t)-{\theta }_o(t)]$$

• 根据输入电压调节输出频率
• $w_i和w_o$比较接近
• $w_i>w_o$，输出正电压，VCO调大$w_o$
• $w_i<w_o$，输出正电压，VCO调小$w_o$
• 最终$w_i=w_o$，${\theta }_i(t)-{\theta }_o(t)$保持固定相位差
• 根据输入电压调节输出频率

应用

时钟恢复(Clock Recovery)

• 一些高速串行数据流发送时没有时钟，接收方要产生一个大致的频率，然后与数据流对齐相位

倾斜校正(Deskewing)

• 当时钟和数据并行传输用于采样数据时，时钟因为在接收采样前被放大，会与数据产生skew，可在接收端使用PLL进行相位对齐

时钟生成

• PLL可将低频的参考时钟(50、100MHz)倍频为处理器时钟(GHz)

频谱展宽(Spread spectrum)

• 电子系统会发射一些噪声信号，这些噪声的频谱通常分布在以工作频率为中心的一个尖峰中，通过PLL可以将信号能量展开到较宽的频谱范围，从而有效降低噪声

检测相位调制信号(AM, Amplitude Modulated)

频率合成

Phase-locked loop
Fundamentals of Phase Locked Loops (PLLs)
锁相环(PLL)及应用