理工伪文青

有限域、伽罗华域的加法和乘法的理解

低功耗设计

SRAM、DRAM、SDRAM、DDR SDRAMMASK ROM、OPTROM、ERPOM、EEPROMNOR FLASH、NAND FLASH、SSD

CAN总线 - 低速、实时、可靠

EEPROM 24L04仿真及时序

分频

VGA、DVI、HDMI

RS-232、RS-485、RS-422、单工、双工、半双工

I2C Verilog实现源码解析

UART、USART、I2C和SPI对比

安装安利一下公众号：鱼与渔大学生服务，参考一下里面的安装教程基本教程参考下面这个大学的教程http://ee.usc.edu/~redekopp/ee209/virtuoso/setup/USCVLSI-VirtuosoTutorial.pdf设计流程反相器实例演示虚拟机安装后界面新建个工作目录，右键打开命令行启动Cadence Virtuoso# 前台启动，关掉命令行会关闭Virtuosovirtuoso# 后台启动，关掉命令行也不会关闭Virtuosovirtuoso

Cadence IC Virtuoso简介

Mux256to1vSigned addition overflowEdge capture registerDual-edge triggered flip-flopConway's Game of Life 16 * 16Design a Moore FSMOne-hot FSMSequential circuit 10

Verilog原语，UDP，User Defined Primitive，用户自定义原语

静态时序分析，时钟抖动（Jitter），时钟偏斜（Skew）

IC设计流程及工具

D触发器和JK触发器实现三分频

锁存器，触发器（D触发器，JK触发器，T触发器）

同步电路，异步电路，单比特、多比特跨时钟域

偶数分频，奇数分频，倍频

同步复位，异步复位，异步复位同步释放

总线协议ARM高级微控制器总线体系结构（AMBA）是一种开放标准的片上互连规范，用于片上系统（SoC）设计中的功能块的连接和管理。它促进了具有总线结构的拥有大量控制器和组件的多处理器设计的开发。

原码，反码，补码有符号数补码加法的位扩展

https://www.circuitlab.com/https://wavedrom.com/editor.html1、逻辑电路化简F=AC+BC’+AB容易看出，AB多余，去掉AB可以减少一个逻辑门2、冒险一个输入变化，输出本来不应该变化，却因为电路延迟发生了短暂的变化F=AC+BC’A、B为1不变，C从1变为0因为延迟，AC先从1变成0，BC’后从0变成1，在BC’变成1之前，有一段时间F为0，即1冒险3、消除冒险加上冗余项F=AC+BC’+AB多用1.

Digital VLSI Chip Design with Cadence and Synopsys CAD Toolshttp://www.cs.utah.edu/~elb/cadbook/Innovushttps://eecs.wsu.edu/~daehyun/teaching/2020_EE434/Labs/tutorial-innovus.pdfhttp://www.ids.item.uni-bremen.de/lectures/Intermediate_Tutorial/pr.htm