[DRC REQP-1578] COMPENSATION mode ZHOLD must be driven by a clock capable IO.错误解决方法

于 2023-11-13 14:52:17 发布
阅读量1.2k 收藏 8
点赞数 3
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_42995966/article/details/134377264
版权

[DRC REQP-1578] Unsupported MMCM2_ADV connectivity .The signal design-1/// with COMPENSATION mode ZHOLD must be driven by a clock capable IO.

错误原因：主要是说明MMCM2_ADV原语也就是clk_wiz IP核的IO接口必须有时钟功能的IO进行驱动。问题原因是clk_wiz中没有使用外部产生时钟，而是采用FPGA内部生成的时钟进行驱动。

解决方案：将clk_wiz中input端口的source改为no buffer

【vivado使用】第7篇：vivado implementation执行时候报错：Unsupported PLLE2_ADV connectivity.......
黑猫奥利奥的博客
05-15 6959
执行时候出错， [DRC REQP-1712] Input clock driver: Unsupported PLLE2_ADV connectivity. The signal u_clk_wiz_0/inst/clk_in1 on the u_clk_wiz_0/inst/plle2_adv_inst/CLKIN1 pin of u_clk_wiz_0/inst/plle2_adv_inst with COMPENSATION mode ZHOLD must be driven by a clock
zynq-implementationcuo错误-MMCU中COMPENSATION 的设置问题
Zhuoyan_bin的博客
07-18 2100
在implementation的时候出现这个问题： Input clock driver ： Unsupported MMCM2_ADV connectivity .The signal design-1/// with COMPENSATION mode ZHOLD must be driven by a clock capable IO. 由于是前几天的问题，当时没复制，就手打出来吧，这个问题主要是因为Clocking Wizard 的IP核。这个时钟是在内部用的。在implementation的时
xilinx FPGA普通IO作PLL时钟输入
flomingo1的专栏
10-28 5184
xilinx FPGA普通IO作PLL时钟输入 在xilinx ZC7020的片子上做的实验; [结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xilinx的FPGA Editor来查看, ZYNQ的时钟管理也和之...
MMCME2_ADV介绍 高级混合模式时钟管理器（7 Series FPGA）
Reborn Lee
08-11 1万+
目录 MMCME2_ADV 高级混合模式时钟管理器（Advanced Mixed Mode Clock Manager） Introduction Design Entry Method 端口描述（Port Descriptions） 可用参数以及例化模板介绍 MMCME2_ADV 高级混合模式时钟管理器（Advanced Mixed Mode Clock Manager） ...
vivado的一些报错笔记
weixin_55831197的博客
03-26 3697
关于vivado使用遇见的报错的解决方案
vivado错误日志 [DRC REQP-126]
小秦同学的博客
03-08 4152
错误信息： [DRC REQP-126] connects_CLKINSEL_ACTIVE_connects_CLKIN1_ACTIVE_connects_CLKIN2_ACTIVE_connects_RST_ACTIVE: pll/inst/mmcm_adv_inst: The MMCME2_ADV with active CLKINSEL and CLKIN programming requires the RST pin to be connected to active net. 解决 字面意思就是
【小知识】关于时钟的MMCME_ADV原语的探讨
Roy_tly的博客
03-18 5986
我们这些菜鸟都是使用IP配参生成调用文件，只有高手级别才会使用时钟MMCM原语，就像自己玩linux用GUI,高手玩linux自己搭环境。 xilinx时钟IP使用参考官方文档http://www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v6_0/pg065-clk-wiz.pdfhttp://www.xilinx.com/support/documentation/ip_documentation/clk_wiz/v6_0/pg
【Vivado那些事】Xilinx FPGA普通IO能不能直接接入PLL作为时钟输入
OpenFPGA的博客
01-19 8035
[结论] 普通IO不能直接作PLL的时钟输入,专用时钟管脚可以; 普通IO可以通过BUFG再连到PLL的时钟输入上,但要修改PLL的设置 input clk的选项中要选择"No Buffer"; 具体内部布局分配可以通过 Xilinx的FPGA Editor来查看, ZYNQ的时钟管理也和之前的片子略有不同,之后在另一篇介绍,相关文档 <ug472_7Series_Clocking.pdf> [Demo1] 1 // demo1 two bufg connect 2 3 module io
Zynq7000调试过程中的故障处理DRC REQP-1578.pdf
08-13
Zynq7000调试过程中的故障处理DRC REQP-1578
VIVADO中关于管脚约束错误的一种解决方法
01-06
然而在生成位码流的时候就可能会出现如下的错误提示： [DRC UCIO-1] Unconstrained Logical Port: 16 out of 22 logical ports have no user assigned specific location constraint (LOC). This may cause I/O ...
Zynq的FPGA设计中[DRC 23-20]错误的解决
yang2011079080010的专栏
06-25 2万+
上次做DDS时出现了[DRC 23-20]，当时是这样处理的(并没有解决)：在网上搜了一下，新建一个tcl文件，在文件中添加 set_property SEVERITY {Warning} [get_drc_checks NSTD-1] set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1] set_property SEVER
Xilinx FPGA一路时钟输入两个PLL
wkonghua的博客
07-22 2566
Xilinx FPGA一路时钟输入两个PLL
当生成bits时出现DRC23-20错误
qq_30015903的博客
09-10 4795
When generating a bitstream, the following error messages occur: ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value ‘DE...
pll时钟延迟为问题
weixin_30337251的博客
01-21 711
pll时钟延迟为问题 这关系到pll的工作方式，如果pll内部使用的是鉴频器，则输入和输出将没有固定的相位差，就是每次锁定都锁定在某个相位，但每次都不一样。如果使用的是鉴相器，则输入和输出为0相位差。早期的器件内部为前者，但现在已经基本绝迹了。因此在不考虑抖动，在pll的输入和输出上相位是保持0相位差的。 在FPGA内部，pll的输出一般驱动全局时钟网络，全局时...
Vivado 使用过程中问题总结
热门推荐
shizhibuyi1234的博客
03-12 4万+
在vivado进行一个行为级别仿真时，运行到simulate 步骤时 弹出了如下提示： [USF-XSim-62] 'simulate' step failed with errors. Please check the Tcl console or log files for more information. [Vivado 12-4473] Detected error while r...
关于Quartus中错误信息PLL must be driven by a non-inverted input clock pin的解释
一个人要像一支队伍
07-13 5253
曾经在使用Quartus的PLL时，出现如下错误。 这个错误信息的意思是：PLL必须由同相的时钟输入引脚驱动。 这就跟我们用LEs实现的IP有区别了。先看一下手册。 红圈部分已经说明了PLL只能连CLK0、CLK1、CLK2、CLK3，这四个引脚（再通过选择器来选择其中一路时钟做为PLL的输入），除此之外都连不了。 再看看开发板上的原理图。 上面两张图，很
（**）Vivado常见错误及其修改
qq_40178878的博客
08-03 1万+
程序错误提示（Log） （1）非法的递归实例化 》》》 实例化顶层模块和testbench的时候注意（后者正确）
failure of the “Grid Installatio…
数据库天地
01-28 165
failure of the “Grid Installation Configuration”&lt;wbr&gt;&lt;wbr&gt;&lt;wbr&gt;&lt;wbr&gt;&lt;/wbr&gt;&lt;/wbr&gt;&lt;/wbr&gt;&lt;/wbr&gt; rac安装时关于网格配置错误小结 1.&lt;wbr&gt;&lt
vivado DRC REQP-1960
最新发布
03-12
<think>好的，我现在要处理用户关于Vivado DRC REQP-1960的问题。首先，我需要明确这个DRC错误的具体内容和原因。用户可能是在使用Vivado进行设计时遇到了这个错误，需要了解如何解决它。 首先，我应该回忆一下Vivado中的设计规则检查（DRC）相关知识。DRC主要用于确保设计符合硬件的要求和限制，避免在实现过程中出现问题。REQP-1960这个错误代码可能和时钟资源或者时钟域交叉有关，但不确定，需要查证。 接下来，我需要确认REQP-1960的具体定义。根据记忆，Vivado的DRC错误通常有详细的说明，可能涉及到时钟、时序、资源使用等方面。比如，可能涉及跨时钟域的信号没有正确同步，或者时钟路径上的问题。用户可能遇到了这种情况，导致DRC报错。 然后，我需要考虑用户的使用场景。用户可能是在进行综合或实现阶段遇到了这个错误，导致设计无法继续。他们可能需要知道错误的原因和解决方法。可能的解决方法包括检查时钟域交叉的信号是否同步，或者调整时钟资源的使用方式。 另外，我需要确保回答的结构清晰，分步骤说明问题原因和解决方法。可能的原因有：跨时钟域信号未同步、时钟资源约束不当、时钟路径配置错误等。解决方法可能包括添加同步电路（如双触发器）、约束时钟域、检查时钟网络配置等。 还需要考虑用户可能不熟悉技术术语，需要用中文解释清楚。例如，解释什么是跨时钟域，为什么需要同步，以及同步电路的基本原理。同时，可能需要指导用户如何在Vivado中设置约束，或者使用报告工具来定位问题。 可能还需要提醒用户检查他们的设计代码，特别是时钟相关的部分，是否存在多个时钟驱动同一个信号而未处理的情况。此外，建议用户查阅Xilinx的官方文档或用户指南，找到REQP-1960的具体说明和推荐解决方案。 最后，需要确保回答准确可靠，避免提供错误的信息。如果有不确定的地方，建议用户参考官方资源或提供进一步的诊断步骤。例如，建议用户运行DRC报告，查看详细错误信息，或者提供截图以便更准确地诊断问题。</think>在Vivado设计工具中，DRC REQP-1960是与时钟域交叉（Clock Domain Crossing, CDC）相关的设计规则检查错误。以下是分步说明和解决方案： ### 错误定义 DRC REQP-1960的典型描述为： $$ \text{未同步的跨时钟域信号：检测到从时钟域CLK1到CLK2的路径未添加同步电路} $$ ### 错误原因 1. **异步信号传输**：信号从一个时钟域（如$clk_a$）直接传递到另一个时钟域（如$clk_b$），未添加同步器 2. **时序违例风险**：异步传输可能导致亚稳态（Metastability），破坏电路功能 3. **约束缺失**：未通过`set_clock_groups`或`set_false_path`正确声明时钟关系 ### 解决步骤 1. **识别CDC路径** - 在Vivado中运行`Report Clock Interaction`，检查跨时钟域路径 - 使用Tcl命令：`report_clock_interaction -name cdc_analysis` 2. **添加同步电路** ```verilog // 双触发器同步器示例 always @(posedge clk_b) begin sync_stage1 <= async_signal; // 第一级同步 sync_stage2 <= sync_stage1; // 第二级同步 end ``` 3. **设置时钟关系约束** ```tcl # 若时钟异步 set_clock_groups -asynchronous \ -group [get_clocks clk_a] \ -group [get_clocks clk_b] # 或对特定路径添加伪路径约束 set_false_path -from [get_clocks clk_a] -to [get_clocks clk_b] ``` 4. **使用XPM CDC库（推荐）** 在Vivado的IP Catalog中搜索"XPM CDC"，选择适合的同步器模板，如： - 单比特同步：`xpm_cdc_single` - 多比特同步：`xpm_cdc_handshake` ### 验证方法 1. 运行`Report Timing Summary`检查建立/保持时间裕量 2. 使用`Report CDC`生成详细的跨时钟域分析报告 3. 在仿真中添加`Xilinx XSIM CDC检查器` ### 注意事项 - 对于总线信号（如$n$位宽信号），禁止直接使用多级触发器同步，需改用握手协议或FIFO - 复位信号的CDC需要特殊处理，推荐使用异步复位同步释放电路 - 时钟频率比超过3:1时，需使用更复杂的同步方案 通过以上步骤，可有效解决REQP-1960错误并确保设计可靠性。建议参考Xilinx官方文档《UltraFast设计方法指南》（UG949）第6章CDC验证相关内容。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值