Zynq的FPGA设计中[DRC 23-20]错误的解决

最新推荐文章于 2025-06-13 14:31:56 发布
最新推荐文章于 2025-06-13 14:31:56 发布
阅读量2w 收藏 7
点赞数 2
CC 4.0 BY-SA版权
分类专栏： ARM/Zynq7020
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/yang2011079080010/article/details/51759917
在Zynq FPGA设计中遇到[DRC 23-20]错误，提示未指定I/O标准。解决方法包括分析错误，确保所有逻辑端口指定I/O标准，并在.tcl文件中设置命令。在xdc文件中检查并添加缺失的接口约束。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

上次做DDS时出现了[DRC 23-20]，当时是这样处理的(并没有解决)：在网上搜了一下，新建一个tcl文件，在文件中添加

set_property SEVERITY {Warning} [get_drc_checks NSTD-1]
set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]
set_property SEVERITY {Warning} [get_drc_checks UCIO-1]
这几行语句，并在Project Settings中的Bitstream选项中添加新建的.tcl文本(tcl.pre栏)

怎么解决这个问题呢? 分析错误提示：

[DRC 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value 'DEFAULT', instead of a user assigned specific value. This may cause I/O contention or incompatibility with the board power or connectivity affecting performance, signal integrity or in extreme cases cause damage to the device or the components to which it is connected. To correct this violation, specify all I/O standards. This design will

最低0.47元/天 解锁文章

200万优质内容无限畅学
Vivado在产生bitstream时遇到Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)...
baidu_34971492的博客
11-27 6121
Vivado在产生bitstream时遇到Vivado write_bitstream - ERROR: [Drc 23-20] Rule violation (NSTD-1)… 问题 生成比特流时，会出现以下错误消息： 1. ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value 'DEFA
verilog报错处理集合
wangjie36的博客
06-07 576
解决方案：在约束中添加。set_property SEVERITY {Warning} [get_drc_checks NSTD-1]set_property SEVERITY {Warning} [get_drc_checks RTSTAT-1]set_property SEVERITY {Warning} [get_drc_checks UCIO-1]
[DRC 23-20] Rule violation (PLIDC-7)
chenge6688的博客
03-21 1222
[DRC 23-20] Rule violation (PLIDC-7)
[DRC REQP-1712] Input clock driver: Unsupported PLLE2_ADV connectivity
最新发布
qq_55811090的博客
06-13 445
sys_clk就是单端时钟信号，PLL ip选择的也是单端时钟信号，还是有这个报错。选择Global buffer，就能编译过了。
[DRC 23-20] Rule violation (REQP-1712) Input clock driver - Unsupported PLLE2_ADV connectivity.
xiao_yao_ke的博客
12-25 5179
[DRC 23-20] Rule violation (REQP-1712) Input clock driver - Unsupported PLLE2_ADV connectivity. The signal plle2_u/clk_out1 on the plle2_u/pll_test_inst/CLKIN1 pin of plle2_u/pll_test_inst with COMPEN...
当生成bits时出现DRC23-20错误
qq_30015903的博客
09-10 4833
When generating a bitstream, the following error messages occur: ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out of 3 logical ports use I/O standard (IOSTANDARD) value ‘DE...
zynq-implementationcuo错误-MMCU中COMPENSATION 的设置问题
Zhuoyan_bin的博客
07-18 2153
在implementation的时候出现这个问题： Input clock driver ： Unsupported MMCM2_ADV connectivity .The signal design-1/// with COMPENSATION mode ZHOLD must be driven by a clock capable IO. 由于是前几天的问题，当时没复制，就手打出来吧，这个问题主要是因为Clocking Wizard 的IP核。这个时钟是在内部用的。在implementation的时
Xilinx Zynq-7000系列原理图PCB封装库（AD库）
12-23
这对于复杂的Zynq-7000这样的SoC设计尤其重要，因为这类设备通常需要精细的散热解决方案来保证其工作稳定性。 使用这个库文件，设计者可以方便地在Altium Designer中导入Zynq-7000系列的元器件，快速建立原理图，并...
+-------------------+ +-------------------+ +-------------------+ | FPGA主控单元 | | 分频器模块 | | 光耦隔离器 | | (Xilinx Zynq-7000)|---CLK--->| (分频范围1Hz-1kHz) |---Pulse-->| (TLP281-4) | +-------------------+ +-------------------+ +-------------------+ | v +-------------------+ +-------------------+ +-------------------+ | 电平转换芯片 |<--------| 光耦输出端 | | 相机/传感器接口 | | (SN74LVC4245A) |---TTL--->| (RS422电平) |---信号--->| (Basler/HBM) | +-------------------+ +-------------------+ +-------------------+ 帮我用AD软件画出原理图
05-19
在 Altium Designer 中绘制包含 Xilinx Zynq-7000 FPGA、分频器 (1 Hz 至 1 kHz)、TLP281-4 光耦隔离器、SN74LVC4245A 电平转换芯片以及 Basler 或 HBM 相机接口的电路原理图，可以按照以下方法实现。 #### 1. 创建...
[DRC PDCN-1569]
08-17
- *1* *3* [Zynq的FPGA设计中[DRC 23-20]错误的解决](https://blog.youkuaiyun.com/yang2011079080010/article/details/51759917)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source...
Vivado[DRC 23-20]
海珍小太阳的博客
10-27 4312
近日，在Vivado15.2上实现一个简单的RS触发器，在生成比特流时，遇到[DRC 23-20]这个错误，错误提示如下：[DRC 23-20] Rule violation (LUTLP-1) Combinatorial Loop - 1 LUT cells form a combinatorial loop. This can create a race condition. Timing analysis may not be accurate. The preferred resolution is
【Vivado那些事】vivado生成.bit文件时报错-ERROR: [Drc 23-20]
OpenFPGA的博客
05-20 4201
错误 描述 ERROR: [Drc 23-20] Rule violation (NSTD-1) Unspecified I/O Standard - 3 out ...
Allego中DRC错误代码
焦冬冬的博客
03-21 309
关于使用两个GTP/GTX出现[DRC RTSTAT-1]error（[route 35-54] critical warning）的问题详解
风中月隐的博客——FPGA加速者
02-25 1万+
本文用于记录在用xilinx的FPGA时，使用VIVADO编译两个GTP/GTX IP时出现的[DRC RTSTAT-1]错误/[route 35-54]警告的问题，并说明问题原因与解决思路。 使用的编译软件：vivado 2017.4 使用的GTP IP：7 series FPGAs Transceivers Wizard
vivado怎么解决Unconstrained Logical Port [DRC NSTD-1] [DRC UCIO-1]错误
咸鱼看到猫的博客
04-09 1万+
1.问题描述 很多工程有些logic port,我们不想对它进行管脚约束，但是不约束在生成bit文件时会产生类似下面的错误 [DRC UCIO-1] Unconstrained Logical Port: 10 out of 28 logical ports have no user assigned specific location constraint (LOC). This m...
vivado约束文件报错
热门推荐
ningjinghai11的博客
05-24 4万+
'set_property' expects at least one object报XDC里面的set_property找不到正确的object，这个在vivado后续版本中都显示为警告，一般都是处于object的port名大小写问题。XDC和Verilog都对大小写敏感。建议RTL内部接口定义全部用小写。错误： set_property PACKAGE_PIN "V7 " [get_ports...
XILINX K7 DDR3引脚验证总结
Duncan_Lv的博客
09-24 1万+
最近做了一个FPGA引脚验证，搞的很不顺利，各种坑人的问题，在这里分享一下遇到的问题和解决方法；希望能帮到大家。如果有问题欢迎交流，QQ1823167315 先介绍背景 XILINX FPGA型号：xc7k325t  ffg900-2 工具版本：vivado 2016.4 DDR3：芯片数据位宽16bit，DDR工作频率533M； 需求是例化两个DDR3的控制器；每个控制器的数据位宽32
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值