47、组合逻辑设计实践：异或门、奇偶校验电路与比较器

组合逻辑设计实践：异或门、奇偶校验电路与比较器

在数字电路设计中，组合逻辑电路是基础且关键的部分。本文将深入探讨异或门、奇偶校验电路以及比较器的相关知识，包括它们在不同硬件描述语言中的实现和实际应用。

异或门和奇偶校验电路

异或（XOR）和异或非（XNOR）函数在数字电路中有着重要的应用，常用于奇偶校验等功能。在不同的硬件描述语言中，它们的实现方式各有特点。

ABEL和PLD中的异或门和奇偶校验电路

在ABEL语言中，异或函数用 $ 运算符表示，异或非函数用 !$ 表示。例如，要实现一个类似于74x280的偶数输出，可以使用以下ABEL方程：

EVEN = !(A $ B $ C $ D $ E $ F $ G $ H $ I);

然而，大多数可编程逻辑器件（PLD）使用两级与或逻辑来实现表达式，直接实现异或函数的能力有限。一个n输入异或函数的卡诺图是一个有 2^(n-1) 个质蕴涵项的棋盘，因此上述简单方程的积之和实现需要256个乘积项，远远超出了任何PLD的能力。

对于较大的异或函数，板级设计师通常需要使用专门的奇偶发生器/校验器组件，如74x280；ASIC设计师则需要将单个异或门组合成多级奇偶树。

VHDL中的异或门和奇偶校验电路

VHDL提供了 xor 和 xnor 原语运算符来指定异或和异或非函数（