49、FPGA显示技术与APIX高速汽车像素链路解析

FPGA显示技术与APIX高速汽车像素链路解析

1. 视频流格式与转换器

视频输入格式与显示格式类似，包括数字RGB、LVDS、DVI/HDMI、CVBS等。大多数数字格式为逐行扫描，并使用快速串行链路。外部转换器或FPGA IP核可将输入视频转换为数字RGB格式。CVBS视频流可通过A/D CVBS解码器转换为采用YCrCb格式的数字ITU656隔行扫描流。帧抓取器通常会对隔行扫描流进行去隔行处理，即将其转换为逐行视频流。FPGA IP核中常用Bob或Weave去隔行器。其他运动自适应去隔行器可能会提供更好的效果，但需要更多的FPGA资源、更高的内存带宽，并会引入更长的帧延迟。

2. 帧抓取器处理

视频流的分辨率可以实时进行缩放。如果不使用高级插值算法进行视频缩放，会降低视频质量。优秀的FPGA图形显示控制器（GDC）会使用单级或级联的双线性或三次插值算法，以保留所有输入图像的细节。多相或其他高级插值算法可用于提高图像质量，但会在FPGA尺寸、内存带宽和帧延迟方面带来额外的成本。

除了缩放，视频输入在缓冲之前还可以进行裁剪或模板遮罩处理。

3. 多端口内存控制器

GDC的帧缓冲区通常在外部DDR内存中实现。存储容量是一个重要的设计参数，但优化使用DDR内存带宽是实现高GDC性能的关键。如今，DDR2和DDR3内存与低成本FPGA系列结合使用时，8位数据接口可提供高达800 Mbytes/s的带宽。更宽的DDR数据接口可提供更高的内存带宽，例如32位内存可提供高达3.2 GB/s的带宽。

当数据按顺序和块（数据突发）访问时，DDR内存的使用效率较高。常见的突发访问包括打开内存库、在每个时钟边沿