[SystemVerilog语法拾遗] systemverilog中各种延时方式详解

原创 已于 2023-10-07 16:32:59 修改 · 4.6k 阅读 · 28 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#经验分享 #硬件工程

于 2023-10-07 16:29:03 首次发布
本文详细介绍了SystemVerilog中的阻塞赋值、非阻塞赋值和连续赋值三种赋值方式下的延时处理，以及#1延时的不同使用位置。同时纠正了一个关于无损delay的常见误解。

[SystemVerilog语法拾遗] systemverilog中各种延时方式详解

最近在做系统集成的时候经常会用到模块间信号连接的时候增加delay的操作，而systemverilog语法中支持各式各样的delay添加方法。
sv中有3种类型的赋值： 阻塞赋值、非阻塞赋值和连续赋值。
延时（#1）写的位置有2种：
当延时(#1)写在整个表达式最前面时，三种类型的赋值，延时结果一致是：等待_忽略中间变化再计算
当延时(= #1)写在等于号(=)后面时：
1.连续赋值语法错误排除。
2.阻塞赋值是：先计算后延时再赋值
3.非阻塞赋值是：直接跟随
这样组合下来总共有6中添加延时的方式，如下图所示：
在这里插入图片描述
延时分类图示

下文为转载文章，详细介绍各种delay方式的示例原理，最后补充说明文章中一处错误的讲解。

Verilog语法之延时

说明
LHS: Left-Hand-Side，左式;
RHS: Right-Hand-Side，右式;
`timescale 1ns/100ps;

连续赋值中的延时

LHS中加延时

assign #2 y = ~a;
描述：非门的延时为2ns，输入端信号变化到输出端体现出来需要2ns时间。即a发生变化后，经过2ns时间，y才发生变化。
注意：任意小于2ns的信号变化脉冲都被过滤掉。例如：

最低0.47元/天 解锁文章
（09）System Verilog 父类与子类成员变量同名冲突
m0_46498597的博客
12-12 1130
（09）System Verilog 父类与子类成员变量同名冲突 1.1 目录 1）目录 2）FPGA简介 3）System Verilog简介 4）System Verilog 父类与子类成员变量同名冲突 5）结语 1.2 FPGA简介 FPGA（Field Programmable Gate Array）是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
Verilog代码实现FPGA上的信号延迟是常见的工作之一，而本篇文章将介绍如何使用Verilog语言来实现4拍的信号延迟。通过本文的阅读，读者将会了解到如何在...
Byte_O_O的博客
08-06 1148
其中，clk是时钟输入，signal_in是要延迟的信号输入，signal_out是延迟后的信号输出。在时钟上升沿的时候，将signal_in输入信号存入fifo缓冲区中，并依次移位，实现了信号的延迟。其中，clk是时钟输入，signal_in是要延迟的信号输入，signal_out是延迟后的信号输出。在顶层模块中，定义了一个参数N，代表信号延迟的长度。总结：本篇文章介绍了如何使用Verilog语言实现FPGA上的信号延迟，并且以4拍的信号延迟为例，详细讲解了Verilog语言的实现方法和代码结构。
SystemVerilog系列实验2
被吓大的砰砰砰的博客
11-05 1480
SYNOPSYS—SystemVerilog入门实验2 文章目录SYNOPSYS—SystemVerilog入门实验2前言一、实验思路二、实验步骤1.声明与调用gen(）2.声明与调用send()1) 读懂时序图2) 用“代码”描述“时序图”三、知识点：随机变量赋值四、总结 前言 该实验的目的为：从DUT的输入端口（端口3）发送1包数据，并由DUT的输出端口（端口7）进行输出。 一、实验思路 如何产生这个数据包？ 发送的数据包格式与内容是什么？ 二、实验步骤 针对上述描述的两条思路，首先
system verilog语言总结
最新发布
2501_91986554的博客
08-28 877
system verilog是用于验证的语言，是构建UVM库 的基础语言，UVM 是用于验证的方法学。system verilog结合了来自verilog、VHDL、C++的概念，还有验证平台语言和断言语言。system verilog 是将硬件描述语言与现代高级验证语言结合起来，对于进行当今高度复杂设计验证具有相当大的吸引力。
【Verilog实现FPGA上的信号延迟】—— 用Verilog代码实现将信号延迟N拍，这是FPGA中非常重要的一个操作，可以使数据在不同模块之间精确同步。
m0_47037246的博客
07-31 2563
以上是Verilog实现信号延迟N拍的示例代码，读者可以根据自己的需求进行相应的修改和调整。FPGA技术是实现数字电路设计的重要手段之一，对于有志于从事数字电路设计和嵌入式系统开发的读者来说，掌握FPGA编程技术是非常有必要的。Verilog中的“$delay(n)”函数可以使信号延迟n个时钟周期，实现信号延迟N拍的功能。【Verilog实现FPGA上的信号延迟】—— 用Verilog代码实现将信号延迟N拍，这是FPGA中非常重要的一个操作，可以使数据在不同模块之间精确同步。
systemVerilog assertion 中variable delay的使用，##[variable]，带变量的延时(可变延时)
pgl512228的博客
05-13 2799
systemVerilog assertion 中variable delay的使用，##[variable]，带变量的延时(可变延时)
Python 线程池
千里之行始于足下
10-11 1401
– Start 我们使用 ThreadPoolExecutor 定义线程池。 任务没有返回值 import threading import time from concurrent.futures import ThreadPoolExecutor def my_task(): for i in range(3): print(f'{threading.current...
[SystemVerilog语法拾遗] 一文讲清楚SystemVerilog中的阻塞赋值与非阻塞赋值
sunstat的博客
03-22 2522
一文讲清楚SystemVerilog中的阻塞赋值与非阻塞赋值
《systemverilog语法练习题集精编版》
06-28
在SystemVerilog中，任务和函数是重要的程序模块化工具，任务可以有返回值，而函数没有，且函数在综合时可被优化，任务则不能。在这个阶段，学习者需要编写更为复杂的代码，实现条件判断和循环操作，以及运用自定义...
systemverilog语法练习
11-28
此外，还会涉及任务（task）和函数（function）的使用，它们是SystemVerilog中的重要程序模块化工具。任务可以有返回值，而函数则没有，且函数可以在综合时被优化，而任务则不能。在这个阶段，你需要编写更复杂的...
[SystemVerilog语法拾遗] 关于process类的使用
sunstat的博客
10-07 1138
systemverilog中process的使用
SystemVerilog/Verilog中的仿真延时建模之模块路径延时（specify）
那么菜的博客
05-08 1500
并行连接表示每条延迟路径只有一个源端和目的端,其语法格式如下：(=>) =;其中delay_value可以为1~3个延迟量表达方式,延迟量也可以采用"最小值：典型值：最大值"的形式,如果延迟量多于两个,则可以使用小括号将延迟量包括其来,延迟量之间用逗号分隔.一般只包含*>和=>连接的路径,在其中仅描述简单的源端到目的端的延迟,属于基本模块路径延迟表示形式.
SystemVerilog/Verilog中的仿真延时建模之门延时
那么菜的博客
05-08 1404
提到门延时，就必须重提分布延迟。分布延迟指模块内信号从（或者（今天我们着重看门延迟。如果信号从0/1/z变化到x,那么此时的门传输延迟为上述三种延迟最小的.另外,在进行仿真时,有些逻辑门的输出不可能会出现高阻态z,所以对于这些逻辑门实际上就不存在关断延迟了,类似的逻辑门有：and、nand、、nor、xor、xnor、buf和not等。并且这两种形式结合不同的延迟类型经常会混合使用。
SystemVerilog Assertion支持动态delay或者repeat
XtremeDV
01-17 2229
package sva_delay_repeat_range_pkg; // int d1, d2; // bit a, b, c=1'b1; // sequence q_s; a ##1 c; endsequence // sequence my_sequence; e ##1 d[->1]; endsequence //--------...
【SV】从仿真器的角度理解为什么要避免#0延迟。理解事件-驱动模拟。SystemVerilog如何在仿真时模拟写一个传播延迟？理解非阻塞赋值/阻塞赋值 延迟时间控制
Jie_MSD的博客
12-31 2479
事件-驱动模拟Event-Driven Simulation 非阻塞赋值/阻塞赋值 Nonblocking / Blocking assignments 延迟时间控制 Procedural timing control
system verilog assert 延时变量
踩坑记录
05-22 935
##variable： 正常情况写 ##5，##后跟常数数字 需要用到变量的延时可以这么写 property time_wait; int cnt=limit; @(posedge clk) $rose(a) |-> (cnt>0, cnt--)[*] ##0 cnt==0; endproperty assert property (time_wait); //直接写 ##variable,报错： // ##后需要跟常量 The use of a non-constant
systemverilog assertion在 ##m延迟 和 [*m]连续重复 中使用变量代替常量
Holden_Liu的博客
04-04 3329
property Delay; @(posedge clk) trigger |-> ##delay output endproperty ##delay 只能是常量，比如##2，如果是变量编译报错。可以如下写： property delay; int number; @(posedge clk) （trigger，number=delay) ##1 (1,num...
Verilog之delay的两种用法（inter/intra）
weixin_30289831的博客
11-15 2842
verilog语言中有两种延迟方式：inter-delay和intra-delay,关于inter和intra。这两个英文前缀都有“内部，之间”的意思，但又有所不同。inter表达不同事物之间，intra表达同类事物之间，两者具体的含义请细细体会：）。以阻塞式赋值为例（block assignment）： 1.inter-delay的表达式为:#delay-value a=b+c； ...
【从零开始学习 SystemVerilog】11.5、SystemVerilog 断言—— Assertion Time delay ##
努力，加油每一天鸭~
09-13 585
【从零开始学习 SystemVerilog】11.5、SystemVerilog 断言—— Assertion Time delay ##
SystemVerilog语法工具的压缩包介绍
描述部分提到的"vim systemverilog 语法工具 拥有gvim vi vim中"，这里描述的是一个特定的文本编辑器插件或者脚本，它提供SystemVerilog的语法高亮和相关工具支持。Vim是一种在程序员中非常受欢迎的文本编辑器，具有...
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值