[UVM源代码研究] 谈谈寄存器模型中predict

深入解析UVM寄存器模型中的predict功能及其自动预测管理
最新推荐文章于 2025-05-05 12:47:33 发布
原创 最新推荐文章于 2025-05-05 12:47:33 发布 · 3.5k 阅读 · 31 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#经验分享 #源代码管理

本文详细探讨了在UVM环境中寄存器模型中predict函数的使用，包括自动预测的开启与关闭策略，以及手动使用predictor时的组件连接和数据流通过程。重点介绍了如何在connect_phase中配置自动预测，以及关闭自动预测时predictor的实例化与监控器的配合工作。

[UVM源代码研究] 谈谈寄存器模型中predict

我们在前面的文章 聊聊寄存器模型中的期望值(desired value)、镜像值(mirrored value)以及DUT中的实际值(actual value)的相关概念及方法 已经简单介绍了predict()函数以及auto_predict相关的概念，本文我们来详细介绍一下寄存器模型中如何正确引入predictor。

首先我们看下当我们环境中使用自动预测时，UVM源代码是如何工作的，我们需要在寄存器模型创建的组件的connect_phase()执行如下代码，将我们寄存器模型中的uvm_reg_map设置为自动预测。
在这里插入图片描述

我们来看看源代码中该函数的定义
在这里插入图片描述

这里的set_auto_predict()参数是可以为1和0的，参数值会直接赋给m_auto_predict，m_auto_predict为1会打开自动预测的功能。

如果打开自动预测的功能，那么通过uvm_reg_map来进行总线的的读写（包括UVM_FRONTDOOR和UVM_BACKDOOR）时，在读写task调用结束前，该寄存器的predict()函数会被自动调用以更新镜像值和期望值。

如果关闭自动预测功能，那么我们需要将uvm_reg_predictor实例化（或者继承一个我们自己的predictor），将predictor实例与我们monitor相连接（这里还需要我们monitor能够正确抓去总线数据），这样predictor就会实时的获取m

最低0.47元/天 解锁文章
【UVM实战】第七章：UVM中的寄存器模型（2）简单的寄存器模型
悟已往之不谏 知来者之可追
03-06 1230
简单的寄存器模型~
[UVM]寄存器模型（reg_model）的高級用法之uvm_reg_predictor
元直的博客
06-09 3846
摘要：本文介绍了UVM中寄存器模型的高级用法——uvm_reg_predictor。传统方法通过driver返回值更新寄存器模型（auto_predict功能），而新方法则通过monitor收集总线事务，经reg_predictor更新寄存器镜像值。实现步骤包括：1）在build阶段实例化reg_predictor和adapter；2）在connect阶段将predictor与寄存器default_map关联，并连接monitor的item_observed_port到predictor的bus_in端口。
UVM寄存器模型之predictor,do_predictor()
weixin_42711149的博客
07-11 1414
预测的作用：更新field中的m_mirrored、m_desired和value更新的方式：调用do_predict()，见图寄存器模型的预测分为：显式和隐式（自动）显示：通过predictor.write()来调用do_predict()隐式：通过do_write()或do_read()来调用do_predict()与前后门访问的关系：前门访问：显示预测和自动预测都可后门访问：只能使用自动预测 原因：显示预测需要检测总线事务，而后门访问完全避开了总线。
UVM实战 卷I学习笔记10——UVM中的寄存器模型（6）
weixin_41979380的博客
11-29 2097
目录寄存器模型的高级用法*使用reg_predictor*使用UVM_PREDICT_DIRECT功能与mirror操作*寄存器模型的随机化与update扩展位宽 寄存器模型的高级用法 *使用reg_predictor 在7.2.2节讲述读操作的返回值时介绍了图7-9中的左图的方式，这种方式要依赖于driver。当driver将读取值返回后，寄存器模型会更新寄存器的镜像值和期望值。这个功能被称为寄存器模型的auto predict功能。在建立寄存器模型时使用如下语句打开此功能：rm.default_ma
UVM--寄存器模型的常规方法
创芯人--fly的博客
04-29 4040
1 寄存器模型的常规方法 mirrored、 desired 和 actual value 在应用寄存器模型时， 除了利用它的寄存器信息， 还可以利用它来跟踪寄存器的值。 跟踪寄存器的值， 一方面是建立 mirrored value, 另一方面是为建立 desired value。寄存器模型中的每一个寄存器都应该有两个值，一个是镜像值（mirrored value），一个是期望值 (desired value) 。 期望值是先利用寄存器模型修改软件对象值， 而后利用该值更新硬件值； 镜像值是表示当前硬.
(27)UVM 寄存器模型的预测(prediction)
数字IC小白的日常修炼
11-24 4912
# UVM 寄存器模型的常规方法 @[TOC] mirror、desired和actual value 我们在应用寄存器模型的时候，除了利用它的寄存器信息，也会利用它来跟踪寄存器的值。寄存器模型中的每一个寄存器，都应该有两个值，一个是镜像值(mirrored value)，一个是期望值(desired value)。 - 期望值是先利用寄存器模型修改软件对象值，而后利用该值更新硬件值；镜像值是表示当前硬件的已知状态值。 - 镜像值往往由模型预测给出，即在前门访问时通过观察总线或者在后门访问时通过自动预测等方
寄存器（RAL）模型中的predict操作
liuwei848的博客
12-15 3549
在寄存器模型中，比如读写操作，我们是怎么进行预测的，也就是说怎么更新field的3个值得，即value,mirror_value,desired_value。核心方法是do_predict。我们发现在后门访问时，会自动调用do_predict方法进行预测，而在前门访问时，是否会进行预测是有条件的，必须得设置map.set_auto_predict。只有设置了map的自动预测功能才可以在执行完前门读...
【UVM源码】寄存器模型reg model
最新发布
飓风_数字IC验证的博客
05-05 1447
UVM寄存器层定义了几个基类，当对这些基类进行适当的扩展后，这些类对DUT中的寄存器和memory读取/写入操作进行了抽象化。寄存器模型通常由block层次结构组成，这些blocks通常映射到设计的层次结构。blocks包含寄存器、register files和memories。UVM register layer类不能按原样使用。它们只提供通用和自省功能。它们必须通过扩展进行定制化，以提供与设计中的实际寄存器和memories相对应的抽象视图。
UVM入门与进阶学习笔记17——寄存器模型（3）
weixin_41979380的博客
01-27 7251
目录寄存器模型的常规方法mirror、desired和actual valueprediction的分类自动预测显式预测uvm_reg的访问方法mem与reg的联系和差别内建（built-in）sequences寄存器模型内建序列存储模型内建序列寄存器健康检查寄存器应用场景寄存器检查功能覆盖率概述覆盖率自动收集模式覆盖率外部事件触发收集 寄存器模型的常规方法 mirror、desired和actual value 在应用寄存器模型时，除了利用它的寄存器信息，也会利用它跟踪寄存器的值。 寄存器模型中的每
uvm_reg_predictor——寄存器模型（十一）
weixin_33774308的博客
12-11 529
保存寄存器的值 观察DUT寄存器值的变化。 //------------------------------------------------------------------------------ // TITLE: Explicit Register Predictor //------------------------------------------------...
寄存器模型中的预测机制
liuwei848的博客
12-18 1488
在操作UVM寄存器模型时，模型中mirror值是如何更新的呢，在RAL机制中，有两种方式可以实现mirror值得更新。 （1）自动预测：所有的后门访问均是自动预测，对于前门访问，需要在map中进行设置 map.set_auto_predict(1); 这个时候，前门访问之后，会调用do_predict进行预测 （2）显示预测 自动预测有弊端，如果在系统中，一组寄存器除了可以总线驱动之外，也可以使...
《UVM实战》学习笔记——第七章 UVM中的寄存器模型2——期望值/镜像值、自动/显示预测、操作方式
qq_42135020的博客
04-24 4433
介绍寄存器模型的期望值、镜像值，预测分类等
寄存器模型中的预测方式
qq_41899186的博客
09-12 758
当n=1时，会在调用或方法中，自动调用方法更新镜像值与期望值。
uvm_reg_predictor——寄存器模型（十七）
weixin_33882452的博客
12-12 563
这是寄存器模型类中唯一派生自uvm_component的类，我们的寄存器模式需要实时，以最接近的方式知道DUT中寄存器的变化，uvm_reg_predictor就是为这个而生的。 // TITLE: Explicit Register Predictor //------------------------------------------------------------------...
【寄存器模型】三、寄存器模型对DUT的模拟与预测
carrotbanana的博客
08-31 3046
一、期望值、镜像值、实际值寄存器模型中有两个值，分别为期望值和镜像值。DUT中的寄存器值称为实际值。实际值①：使用[write&read任务通过前门访问or后门访问的方式]向DUT中的寄存器实际值写入&读取一个新值，寄存器模型中的期望值与镜像值会自动更新为新值。②使用[peek&poke操作]向DUT中的寄存器实际值写入&读取一个新值，寄存器模型中的期望值与镜像值会自动更新为新值。③：使用[mirror操作通过前门或后门方式]......
详解寄存器模型reg_model的auto_predict
u011075954的专栏
06-01 1267
DUT的配置寄存器的值是实际值，reg_model有镜像值、期望值的概念。镜像值：存放我们认为此时DUT里寄存器的实际值。期望值：存放我们期望DUT寄存器被赋予的值。那么怎么更新reg_model里面的镜像值呢？有三种方式更新reg_model里面的镜像值。
（四）UVM_RAL 寄存器模型之predictor
那么菜的博客
03-27 2944
Predictor，是保持寄存器模型“实时”复刻RTL寄存器值的关键组件。Predictor翻译过来叫预测器，可能反而不是很好理解，对其功能比较好的描述我觉得应该是“monitor and update the RAL Model”。根据是否使用外部predictor，有两种应用方式：Implicit Prediction和Explicit Prediction。 隐式预测（Implicit Prediction）：用户使用寄存器模型中memory map默认的predictor，当开启其预测功能之后，如
UVM — 寄存器模型相关的一些函数
Holden_Liu的博客
10-10 7036
0. 引言 在UVM支持的寄存器操作中，有get、update、mirror、write等等一些方法，在这里整理一下他们的用法。 　　寄存器模型中的寄存器值应该与DUT保持同步，但是由于DUT的值是实时更新的，所以寄存器模型并不能实时知道这种更新，在寄存器模型中专门有个值来尽可能与DUT中寄存器的值保持一致，叫镜像值（mirrorred value）。寄存器模型中还有一个值叫期望值（desired value），这个值保存我们希望写入寄存器的值。比 1. 函数 1.1 set 如...
UVM：寄存器模型 访问
Starry__的博客
03-13 2395
目录1. 前门访问write 与 set、updateread 与 mirror、get2. 后门访问建立映射3. 预测4. 比较与应用物理通路随机化场景 将reg_block、reg_adapter和sequencer蓝上了，那么如何对寄存器模型进行访问以实现对dut的硬件寄存器进行访问呢？包括两种访问模式，前门访问与后门访问 1. 前门访问 前门访问是指通过总线（APB协议、OPB协议、I2C协议等）上的通过时序对dut的寄存器实际值进行读写访问。 实际上在2.1.节中的consistence_bas
uvm中，seq使用寄存器模型
03-21
<think>嗯，用户问的是UVM中sequence使用寄存器模型的问题。我需要先回忆一下UVM的基本结构和寄存器模型的作用。首先，UVM的寄存器模型（Register Model）是用来对DUT中的寄存器进行抽象，方便验证环境进行寄存器读写操作，以及检查寄存器的值是否正确。而sequence是用来生成和控制事务（transaction）的，通常用于创建测试场景。 接下来，用户想知道sequence如何使用寄存器模型。可能用户在实际开发中遇到了需要配置寄存器或者检查寄存器的测试用例，所以想了解如何将两者结合起来。这时候，需要明确几个关键点：如何在sequence中访问寄存器模型，如何通过adapter将寄存器操作转换成总线事务，以及启动sequence时如何传递寄存器模型实例。 首先，寄存器模型通常是在test层实例化并配置到环境中的。sequence要使用它，可能需要通过config_db获取或者从顶层test传递下来。比如，在test中创建reg_model，然后通过uvm_config_db设置，这样在sequence中就可以用get方法获取。 然后，寄存器操作需要经过adapter转换成具体的总线事务。比如，使用reg_sequence来启动读写操作，这时候需要adapter将寄存器的地址、数据等信息转换成总线协议的具体信号。这部分可能需要用户根据自己使用的总线协议实现相应的adapter类。 另外，用户可能在创建自定义的sequence时，需要直接调用寄存器模型的方法，比如read、write、mirror等。这时候需要注意，寄存器模型的这些方法可能需要传递一个指向bus sequencer的指针，以便sequence能够发送事务到正确的sequencer上。 可能还需要考虑前门访问和后门访问的区别。前门访问通过总线协议物理读写寄存器，而后门访问直接修改仿真中的寄存器值，速度更快但可能不够真实。用户需要根据测试需求选择合适的访问方式。 此外，用户可能会遇到寄存器模型和sequence之间的同步问题，比如在读取寄存器后如何确保值已经更新，或者在写操作后如何验证值是否正确。这时候可能需要使用predict和mirror方法，前者预测寄存器的值，后者检查实际值是否符合预期。 还有，在sequence中使用寄存器模型时，需要注意事务的正确性和顺序。比如，某些寄存器需要在其他寄存器配置之后才能设置，这时候sequence需要按照正确的顺序发起读写操作，确保DUT处于正确的状态。 最后，可能还需要提到一些常见问题，比如寄存器模型未正确连接到sequencer导致空指针异常，或者adapter未正确实现导致事务转换错误。这时候需要检查寄存器的路径是否正确，以及adapter的reg2bus和bus2reg方法是否准确处理了事务的转换。 总结来说，用户需要了解如何在sequence中获取寄存器模型实例，如何使用adapter进行事务转换，以及如何调用寄存器模型的读写方法来实现前门或后门访问。同时，要注意同步和顺序问题，确保测试场景的正确性。</think>在UVM验证方法学中，寄存器模型(Register Model)与sequence的协同工作是实现高效寄存器验证的关键。以下是分步骤的详细介绍： 1. **寄存器模型基础** - 寄存器模型是对DUT寄存器的抽象表示，包含： $$ \text{Register} \rightarrow \text{Field} \rightarrow \text{Field Value} $$ - 提供前门(物理总线)和后门(直接访问)两种访问方式 2. **sequence访问寄存器模型的必要条件** - 需要寄存器模型实例的引用 - 需要适配器(adapter)实现总线协议转换 - 需要连接到目标sequencer 3. **典型实现步骤** **步骤1：在test层实例化寄存器模型** ```systemverilog class base_test extends uvm_test; reg_model regmodel; virtual function void build_phase(); regmodel = reg_model::type_id::create("regmodel"); regmodel.build(); uvm_config_db#(reg_model)::set(null, "*", "reg_model", regmodel); endfunction endclass ``` **步骤2：创建适配器(Adapter)** ```systemverilog class reg_adapter extends uvm_reg_adapter; `uvm_object_utils(reg_adapter) function uvm_sequence_item reg2bus(const ref uvm_reg_bus_op rw); bus_pkg::bus_transaction trans = bus_pkg::bus_transaction::type_id::create("trans"); trans.addr = rw.addr; trans.data = rw.data; trans.rw = (rw.kind == UVM_READ) ? READ : WRITE; return trans; endfunction endclass ``` **步骤3：在sequence中使用寄存器模型** ```systemverilog class reg_access_seq extends uvm_sequence; reg_model regmodel; uvm_reg_adapter adapter; task body(); uvm_status_e status; uvm_reg_data_t value; // 通过前门访问写入 regmodel.ctrl_reg.write(status, 32'hA5A5, .parent(this)); // 通过后门访问读取 regmodel.status_reg.mirror(status, UVM_CHECK, UVM_BACKDOOR); // 使用predict预测值 regmodel.data_reg.predict(32'h1234); endtask endclass ``` 4. **关键机制说明** - **前门访问流程**： $$ \text{reg_model} \xrightarrow{adapter} \text{bus_transaction} \xrightarrow{sequencer} \xrightarrow{driver} \text{DUT} $$ - **后门访问特点**： - 直接通过HDL路径访问 - 不消耗仿真时间 - 使用`uvm_reg_backdoor`接口实现 5. **最佳实践建议** - **分层访问**： - 推荐使用`uvm_reg_sequence`作为基类 - 对常用寄存器操作进行封装 ```systemverilog virtual task write_reg(uvm_reg reg, bit[31:0] value); uvm_status_e status; reg.write(status, value, .path(UVM_FRONTDOOR)); endtask ``` - **同步处理**： - 使用`mirror()`更新寄存器镜像值 - 结合`predict()`保持模型与DUT同步 - **错误处理**： ```systemverilog if (status != UVM_IS_OK) `uvm_error("REG_ERR", $sformatf("Register access failed: %s", reg.get_full_name())) ``` 6. **常见问题排查** - **空指针异常**： - 检查寄存器模型是否通过config_db正确传递 - 确认sequence启动时模型已构建完成 - **协议不匹配**： - 验证adapter的reg2bus/bus2reg实现 - 检查sequencer-driver连接是否正确 通过合理使用寄存器模型与sequence的交互，可以实现： 1. 可复用的寄存器测试场景 2. 自动化的寄存器功能验证 3. 高效的寄存器覆盖收集 4. 可靠的寄存器状态追踪
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值